$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor integrated circuit and test method therefor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G01R-015/12
출원번호 US-0038373 (1998-03-11)
우선권정보 JP-0057931 (1997-03-12)
발명자 / 주소
  • Oowaki Yukihito,JPX
  • Sekine Masatoshi,JPX
  • Fujii Hiroshige,JPX
출원인 / 주소
  • Kabushiki Kaisha Toshiba, JPX
대리인 / 주소
    Oblon, Spivak, McClelland, Maier & Neustadt, P.C.
인용정보 피인용 횟수 : 4  인용 특허 : 11

초록

A reconfigurable circuit is reconstructed to three or more operating circuit blocks. Upon testing, the same data is inputted to each of the reconstructed operating circuit blocks. A majority circuit formed in the reconfigurable circuit compares results of operations of the operating circuit blocks a

대표청구항

[ What is claimed is:] [1.] A semiconductor integrated circuit containing a reconfigurable circuit wherein a circuit structure thereof can be changed according to an external signal input thereto, said reconfigurable circuit being reconfigured to include three or more equivalent operating circuit bl

이 특허에 인용된 특허 (11)

  1. Hsia Yukun (Santa Ana CA), Associative interconnection circuit.
  2. Franke ; Robert H., Asynchronous digital circuit testing system.
  3. Busack Jon P. (Boise ID) Johnson Gary M. (Boise ID) Clem Richard R. (Boise ID), Badbit counter for memory testing.
  4. Gillenwater Russell L. (Round Rock TX) Safari Davoud (Round Rock TX) Owens Gary D. (Austin TX), Cell architecture for built-in self-test of application specific integrated circuits.
  5. Fasang Patrick P. (Mount Laurel NJ), Device for testing digital circuits using built-in logic block observers (BILBO\s).
  6. Abramovici Miron ; Saab Daniel, Digital circuit test generator.
  7. Hirosawa Makoto (Kyoto JPX) Aragaki Masami (Kyoto JPX), Gradation converting circuit employing lookup table.
  8. Tanabe Takashi (Kanagawa JPX) Kamemaru Toshihisa (Kanagawa JPX) Katoh Mamoru (Kanagawa JPX) Ohno Tsugihiko (Kanagawa JPX) Hatashita Toyohito (Kanagawa JPX) Abe Kaoru (Kanagawa JPX), Majority circuit, a controller and a majority LSI.
  9. Bass David S. (Floral Park NY), Pseudorandom number generator.
  10. Rupp Charle R., Reconfigurable computer architecture for use in signal processing applications.
  11. Hutchins Charles L. (Sugar Land TX), Reconfigurable integrated circuit for enhanced testing in a manufacturing environment.

이 특허를 인용한 특허 (4)

  1. Nishio, Shigeru; Naka, Naoaki, Semiconductor integrated circuit.
  2. Ho Wai Wong-Lam ; Mark Douglas Naley, System and method for computer controlled interaction with integrated circuits.
  3. Dean,Alvar A.; Ventrone,Sebastian T., Test system for integrated circuits.
  4. Dean,Alvar A.; Ventrone,Sebastian T., Test system for integrated circuits.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로