최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0974288 (1997-11-19) |
우선권정보 | SG-0003202 (1997-09-02) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 17 인용 특허 : 8 |
A bias stabilization circuit for biasing the DC gate bias of a stabilized transistor is disclosed. The bias stabilization circuit may be comprised of a bias transistor that is fabricated concurrent with, and on the same chip as, the stabilized transistor. Preferably, the bias transistor and the stab
[ What is claimed is:] [1.] A bias stabilization circuit for stabilizing an operating point of a first transistor, said bias stabilization circuit comprising:a second transistor having a gate, a source and a drain, wherein said source is configured to be connected through a first resistor to a first
※ AI-Helper는 부적절한 답변을 할 수 있습니다.