$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor integrated circuit interconnection structures and method of making the interconnection structures 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-023/52
  • H01L-029/40
출원번호 US-0959457 (1997-10-28)
우선권정보 JP-0100912 (1991-05-02)
발명자 / 주소
  • Harada Shigeru,JPX
  • Kishibe Kenji,JPX
  • Ihisa Akira,JPX
  • Mochizuki Hiroshi,JPX
  • Tanaka Eisuke,JPX
출원인 / 주소
  • Mitsubishi Denki Kabushiki Kaisha, JPX
대리인 / 주소
    Leydig, Voit & Mayer, Ltd.
인용정보 피인용 횟수 : 27  인용 특허 : 5

초록

A method of making a semiconductor integrated circuit interconnection structure includes forming an active electronic element in a semiconductor substrate; forming a first electrically insulating layer on the electronic element and the semiconductor substrate; forming a first electrically conducting

대표청구항

[ We claim:] [1.] A semiconductor integrated circuit structure comprising:a semiconductor substrate;an electronic element disposed in the substrate;a first electrically insulating layer disposed on the substrate and the electronic element;a first electrically conducting interconnection layer electri

이 특허에 인용된 특허 (5)

  1. Dixit Pankaj (Sunnyvale CA) Sliwa Jack (Los Altos Hills CA) Klein Richard K. (Mountain View CA) Sander Craig S. (Mountain View CA) Farnaam Mohammad (Santa Clara CA), Contact plug and interconnect employing a barrier lining and a backfilled conductor material.
  2. Maeda Takayuki (Ibaragi JPX), Electronic circuit device with electronomigration-resistant metal conductors.
  3. Harada Shigeru (Hyogo JPX) Arima Junichi (Hyogo JPX) Fujiki Noriaki (Hyogo JPX), Interconnection structure of semiconductor integrated circuit device.
  4. Harada Shigeru (Hyogo JPX) Ishimaru Kazuhiro (Hyogo JPX) Hagi Kimio (Hyogo JPX), Semiconductor device having a titanium and a titanium compound multilayer interconnection structure.
  5. Harada Shigeru,JPX ; Kishibe Kenji,JPX ; Ohisa Akira,JPX ; Mochizuki Hiroshi,JPX ; Tanaka Eisuke,JPX, Semiconductor integrated circuit interconnection structures.

이 특허를 인용한 특허 (27)

  1. Ashley Leon ; Dalal Hormazdyar M. ; Nguyen Du Binh ; Rathore Hazara S. ; Smith Richard G., Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity.
  2. Lin,Mou Shiung; Lee,Jin Yuan, Post passivation method for semiconductor chip or wafer.
  3. Uchino, Yasunori; Watanabe, Kenichi, Semiconductor device and semiconductor device fabrication method.
  4. Uchino, Yasunori; Watanabe, Kenichi, Semiconductor device and semiconductor device fabrication method.
  5. Joshi,Vikram; Solayappan,Narayan; Paz de Araujo,Carlos A.; McMillan,Larry D., Stacked memory cell having diffusion barriers.
  6. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  7. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  8. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  9. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  10. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  11. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  12. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  13. Lin, Mou-Shiung; Lee, Jin-Yuan, Top layers of metal for high performance IC's.
  14. Lin, Mou-Shiung; Lee, Jin-Yuan, Top layers of metal for high performance IC's.
  15. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  16. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  17. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  18. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  19. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  20. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  21. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  22. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  23. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  24. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  25. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  26. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  27. Lin, Mou-Shiung; Chou, Chiu-Ming; Chou, Chien-Kang, Top layers of metal for integrated circuits.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로