$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for automatically programming a redundancy map for a redundant circuit 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-029/00
출원번호 US-0175032 (1998-10-19)
발명자 / 주소
  • Hill J. Michael
  • Fleischman Jay E.
출원인 / 주소
  • Hewlett-Packard Company
인용정보 피인용 횟수 : 18  인용 특허 : 8

초록

A novel method and apparatus for automatically programming a redundancy map for a circuit is presented. A circuit comprising a plurality of identical reconfigurable circuit elements and a redundant circuit element includes a redundancy map register which may be programmed to allow faulty circuit ele

대표청구항

[ What is claimed is:] [10.] A method for automatically programming a redundancy map for configuring a circuit, said circuit comprising a plurality of identical reconfigurable circuit elements and a redundant circuit element, said reconfigurable circuit elements being reconfigurable to be bypassed i

이 특허에 인용된 특허 (8)

  1. Gaultier Jean-Marie,FRX, Circuit for the selection of redundant memory elements and flash EEPROM memory comprising said circuit.
  2. Gaultier Jean-Marie Bernard (Rousset FRX), Electrically modifiable non-volatile memory incorporating test functions.
  3. Owen William H. (Los Altos Hills CA) Caywood John (Sunnyvale CA) Drori Joseph (San Jose CA) Jaffe James (Santa Clara CA) Nojima Isao (Sunnyvale CA) Sung Jeffrey (Saratoga CA) Wang Ping (Saratoga CA), Field-programmable redundancy apparatus for memory arrays.
  4. Rupp Charle R., Reconfigurable computer architecture for use in signal processing applications.
  5. Hutchins Charles L. (Sugar Land TX), Reconfigurable integrated circuit for enhanced testing in a manufacturing environment.
  6. Hutchins Charles L. (Sugar Land TX), Reconfigurable integrated circuit with enhanced testability of memory cell leakage.
  7. Anderson Daniel F. (Richmond TX), Semiconductor memory with redundant column circuitry.
  8. Bloker Raymond E. ; Hawkins Andrew L. ; Sywyk Stefan P., Shift-register based row select circuit with redundancy for a FIFO memory.

이 특허를 인용한 특허 (18)

  1. Beattie,Irene; Holm,Ingemar; Riley,Mack, Algorithm to encode and compress array redundancy data.
  2. Riley,Mack Wayne, Apparatus and method for using a single bank of eFuses to successively store testing data from multiple stages of testing.
  3. Dubey, Prashant; Kashyap, Amit, Built-in self-repairable memory.
  4. Kraus Lawrence ; Batinic Ivan-Pierre, Built-in spare row and column replacement analysis system for embedded memories.
  5. Hughes, Brian William; Howlett, Warren Kurt, Cache test sequence for single-ported row repair CAM.
  6. Kwon, Oh Won, Circuit and method for repairing column in semiconductor memory device.
  7. Stabenau, Birgit, Configuration for testing an integrated semiconductor memory and method for testing the memory.
  8. Lien,Chuen Der; Miller,Michael; Wu,Chau Chin; Park,Kee; Chu,Scott Yu Fan, Content addressable memory (CAM) devices that support background BIST and BISR operations and methods of operating same.
  9. Hill, J. Michael; Lachman, Jonathan E.; Howlett, Warren K, Method and apparatus for achieving higher product yields by using fractional portions of imbedded memory arrays.
  10. Barbour,Tange Nan; Barnett,Thomas S.; Grady,Matthew Sean; Huott,William Vincent; Ouellette,Michael Richard, Method and system for determining minimum post production test time required on an integrated circuit device to achieve optimum reliability.
  11. Chadwick,Laura S.; Corbin,William R.; Dreibelbis,Jeffrey H.; Nelson,Erik A.; Obremski,Thomas E.; Saitoh,Toshiharu; Wheater,Donald L., Method for testing embedded DRAM arrays.
  12. Brian Francis Murphy, Non-volatile fault indicator.
  13. Jeong,Jae Yong; Lee,Sung Soo, Nonvolatile semiconductor memory device with a fail bit detecting scheme and method for counting the number of fail bits.
  14. Zappa,Rita; Selva,Carolina; Rimondi,Danilo; Torelli,Cosimo, Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays.
  15. Brian William Hughes ; Warren Kurt Howlett, System and method of operating a programmable column fail counter for redundancy allocation.
  16. Han,Wei; McLaury,Loren, Testing embedded memory in an integrated circuit.
  17. Nelson,Michael; Feather,Robert; Vernenker,Hemanshu, Testing embedded memory in integrated circuits such as programmable logic devices.
  18. Riley, Mack Wayne, Using a single bank of efuses to successively store testing data from multiple stages of testing.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로