$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interlayer dielectric planarization process 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/476
  • H01L-021/461
  • H01L-021/469
출원번호 US-0096901 (1998-06-12)
발명자 / 주소
  • Lou Chine-Gie,TWX
  • Lee Horng-Ming,TWX
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Corporation, TWX
대리인 / 주소
    Blakely Sokoloff Taylor & Zafman
인용정보 피인용 횟수 : 20  인용 특허 : 8

초록

A method of forming a planar interlayer dielectric layer over underlying structures is disclosed. First, a liner oxide layer is formed over the underlying structures. Then, a BPSG layer is formed over the liner oxide layer. The BPSG layer is polished and a cap oxide layer is formed over the BPSG lay

대표청구항

[ The embodiments of the invention in which an exclusive property or privilege is claimed are defined as follows:] [1.] A method of forming a planar interlayer dielectric layer over underlying structures, the method comprising:forming a liner oxide layer over the underlying structures;forming a BPSG

이 특허에 인용된 특허 (8)

  1. Allman Derryl D. J. (Colorado Springs CO) Fuchs Kenneth P. (Colorado Springs CO), Global planarization using SOG and CMP.
  2. Chang Liang-Tung,TWX ; Liao Chih-Cherng,TWX, In-situ low wafer temperature oxidized gas plasma surface treatment process.
  3. Chiang Chien ; Pan Chuanbin ; Ochoa Vicky M. ; Fang Sychyi ; Fraser David B. ; Sum Joyce C. ; Ray Gary William ; Theil Jeremy A., Method for fabricating an interconnect structure with hard mask and low dielectric constant materials.
  4. Jang Syun-Ming (Hsiu-chu TWX) Yu Chen-Hua Douglas (Hsiu-chu TWX), Method for improving the chemical-mechanical polish (CMP) uniformity of insulator layers.
  5. Lur Water (Taipei TWX) Wu Jiunn Y. (Don-Lio TWX), Multi-level conductor process in VLSI fabrication utilizing an air bridge.
  6. Yu Chen-Hua Douglas,TWX ; Jang Syun-Ming,TWX ; Yuan-Chang Huang,TWX, Multilayer interlevel dielectrics using phosphorus-doped glass.
  7. Samata Shuichi (Yokohama JPX) Mikata Yuuichi (Kawasaki JPX) Usami Toshiro (Yokohama JPX), Semiconductor device silicon via fill formed in multiple dielectric layers.
  8. Yao Liang-Gi,TWX, Structure and method for fabricating an interlayer insulating film.

이 특허를 인용한 특허 (20)

  1. Lin, Mou-Shiung, High performance system-on-chip inductor using post passivation process.
  2. Lin, Mou-Shing, High performance system-on-chip using post passivation process.
  3. Lin, Mou-Shiung, High performance system-on-chip using post passivation process.
  4. Lin,Mou Shiung, High performance system-on-chip using post passivation process.
  5. Lin, Mou-Shiung; Lee, Jin-Yuan, Method for making high-performance RF integrated circuits.
  6. Lin, Mou-Shiung; Lee, Jin-Yuan, Method for making high-performance RF integrated circuits.
  7. Tsai Cheng-Yuan,TWX ; Liu Chih-Chien,TWX ; Wu Juan-Yuan,TWX, Method of fabricating dual damascene.
  8. Tsai, Yuan-Li; Wang, Yu-Piao, Method of forming an opening through an insulating layer of a semiconductor device.
  9. Lin, Mou-Shiung; Chou, Chiu-Ming; Chou, Chien-Kang, Post passivation interconnection process and structures.
  10. Lin, Mou-Shiung; Chou, Chiu-Ming; Chou, Chien-Kang, Post passivation interconnection structures.
  11. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  12. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  13. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  14. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  15. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  16. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  17. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  18. Miyazawa, Takashi, Wiring substrate, electronic device, electro-optical device, and electronic apparatus.
  19. Miyazawa, Takashi, Wiring substrate, electronic device, electro-optical device, and electronic apparatus.
  20. Miyazawa,Takashi, Wiring substrate, electronic device, electro-optical device, and electronic apparatus.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로