$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

DRAM memory with TFT superposed on a trench capacitor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-027/108
  • H01L-021/336
출원번호 US-0025818 (1998-02-19)
우선권정보 JP0195636 (1997-07-22)
발명자 / 주소
  • Matsufusa Jiro,JPX
출원인 / 주소
  • Mitsubishi Denki Kabushiki Kaisha, JPX
대리인 / 주소
    Oblon, Spivak, McClelland, Maier & Neustadt, P.C.
인용정보 피인용 횟수 : 19  인용 특허 : 10

초록

In order to correspond to high integration with large capacity of a semiconductor device, provided are a structure of the semiconductor device and a method for manufacturing the same in which a horizontal dimension can be reduced in either a memory cell region or a region where a peripheral circuit

대표청구항

[ I claim:] [1.] A semiconductor device comprising:a trench capacitor provided in a semiconductor substrate for constituting a memory cell, the trench capacitor having a plurality of electrodes, one of the electrodes being a storage node;an insulation film provided on said trench capacitor; anda thi

이 특허에 인용된 특허 (10)

  1. Gall Martin ; Alsmeier Johann, Device with asymmetrical channel dopant profile.
  2. Lu Nicky C. (Yorktown Heights NY), Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method theref.
  3. Rajeevakumar Thekkemadathil V. (Scarsdale NY), High capacitance multi-level storage node for high density TFT load SRAMs with low soft error rates.
  4. Dhong Sang H. (Mahopac NY) Hwang Wei (Armonk NY), Method for fabricating a mesa transistor-trench capacitor memory cell structure.
  5. Schrems Martin,DEX, Method of fabricating a trench capacitor with a deposited isolation collar.
  6. Nagata Toshiyuki,JPX ; Yoshida Hiroyuki,JPX ; Niuya Takayuki,JPX ; Ogata Yoshihiro,JPX, Method of forming a trench-type semiconductor memory device.
  7. Tang Sanh (Bosie ID), Method of forming dynamic random access memory circuitry using SOI and isolation trenches.
  8. Yoon Han S. (Kyungki KRX) Om Jae C. (Taegu KRX) Kim Jae W. (Seoul KRX) Chung In S. (Kyungki KRX) Kim Jin H. (Chung KRX), Method of making DRAM having a side wall doped trench and stacked capacitor structure.
  9. Redwine Donald J. (Houston TX), Method of making crosspoint dynamic RAM cell array with overlapping wordlines and folded bitlines.
  10. Hidaka Hideto (Hyogo JPX) Tsuruda Takahiro (Hyogo JPX) Suma Katsuhiro (Hyogo JPX), Method of manufacturing a semiconductor device having an SOI structure.

이 특허를 인용한 특허 (19)

  1. Miyake, Hiroyuki, Comparator and semiconductor device including comparator.
  2. Asuma, Hiroaki; Hasegawa, Atsushi, Display device with divided display regions.
  3. Chao, Chien-Ju; Lin, Chou-Kun; Tsai, Yi-Chuin; Lin, Yen-Hung; Huang, Po-Hsiang; Yang, Kuo-Nan; Wang, Chung-Hsing, Power gating for three dimensional integrated circuits (3DIC).
  4. Chao, Chien-Ju; Lin, Chou-Kun; Tsai, Yi-Chuin; Lin, Yen-Hung; Huang, Po-Hsiang; Yang, Kuo-Nan; Wang, Chung-Hsing, Power gating for three dimensional integrated circuits (3DIC).
  5. Chao, Chien-Ju; Lin, Chou-Kun; Tsai, Yi-Chuin; Lin, Yen-Hung; Huang, Po-Hsiang; Yang, Kuo-Nan; Wang, Chung-Hsing, Power gating for three dimensional integrated circuits (3DIC).
  6. Kato, Kiyoshi; Nagatsuka, Shuhei, Semiconductor device.
  7. Kato, Kiyoshi; Nagatsuka, Shuhei, Semiconductor device.
  8. Kato, Kiyoshi; Nagatsuka, Shuhei; Inoue, Hiroki; Matsuzaki, Takanori, Semiconductor device.
  9. Saito, Toshihiko; Hata, Yuki; Kato, Kiyoshi, Semiconductor device.
  10. Saito, Toshihiko; Kato, Kiyoshi; Isobe, Atsuo, Semiconductor device.
  11. Yoneda, Seiichi; Ohmaru, Takuro, Semiconductor device.
  12. Kuwabara, Hideaki; Tanaka, Koichiro, Semiconductor device and manufacturing method thereof.
  13. Tanaka,Kazuaki, Semiconductor device comprising an integrated circuit.
  14. Kato, Kiyoshi; Nagatsuka, Shuhei; Inoue, Hiroki; Matsuzaki, Takanori, Semiconductor device having transistor and capacitor.
  15. Ohmi, Tadahiro; Kotani, Koji; Maruo, Kazuyuki; Yamaguchi, Takahiro, Semiconductor integrated circuit switch matrix.
  16. Ohmi, Tadahiro; Kotani, Koji; Maruo, Kazuyuki; Yamaguchi, Takahiro, Semiconductor integrated circuit switch matrix.
  17. Kuwabara,Hideaki; Tanaka,Koichiro, Semiconductor manufacturing method.
  18. Atsumi, Tomoaki, Storage device.
  19. Yang, Chih-Chao; Shieh, Jia-Min; Huang, Wen-Hsien; Hsieh, Tung-Ying; Shen, Chang-Hong; Chen, Szu-Hung, Transistor device structure.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로