최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0447499 (1999-11-23) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 19 인용 특허 : 29 |
Techniques for providing improved memory flip-flops and other logic circuits are described. A flip-flop uses only one p-channel transistor to drive the output node strongly to achieve fast results. To reduce diffusion area, parallel logic is substantially eliminated and only series branches are used
[What is claimed is:] [1.]a master latch receiving an input of the flip-flop;a logic gate coupled to receive an output of the master latch; anda slave latch coupled to the master latch and to an output of the logic gate, wherein the master latch, the logic gate, and the slave latch are each responsi
※ AI-Helper는 부적절한 답변을 할 수 있습니다.