$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for making high k dielectric material with low k dielectric sheathed signal vias 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • B32B-031/26
  • B32B-031/18
  • H01G-004/06
출원번호 US-0465134 (1999-12-16)
발명자 / 주소
  • Farooq Mukta S.
  • Hamel Harvey C.
  • Rita Robert A.
  • Stoller Herbert I.
출원인 / 주소
  • International Business Machines Corp.
대리인 / 주소
    Ratner & PrestiaTownsend, Esq.
인용정보 피인용 횟수 : 21  인용 특허 : 11

초록

A multi-layer ceramic capacitor and method of manufacturing the capacitor, the capacitor having signal vias surrounded by an area containing a material having a low dielectric constant, the via and surrounding area of low dielectric constant material inserted in a material having a high dielectric c

대표청구항

[What is claimed:] [1.]a) forming at least one via having a predetermined diameter in a green sheet material having a low dielectric constant;b) filling said via with a selected metal paste and drying said sheet;c) selecting a second green sheet of a material having a high dielectric constant and fo

이 특허에 인용된 특허 (11)

  1. Bajorek Christopher H. (Goldens Bridge NY) Chance Dudley A. (Danbury CT) Ho Chung W. (Chappaqua NY), Capacitive chip carrier and multilayer ceramic capacitors.
  2. Shinohara Hiroichi (Hitachi JPX) Inoue Hirokazu (Ibaraki JPX) Abe Yoichi (Hitachi JPX) Kato Akira (Mito JPX) Suzuki Hideo (Katsuta JPX) Yamada Kazuji (Hitachi JPX) Takahashi Masaaki (Hitachi JPX) Nak, Capacitor-carrying semiconductor module.
  3. Nunomura Keiji (Tokyo JPX) Utsumi Kazuaki (Tokyo JPX) Sano Yoshio (Tokyo JPX), Electroluminescent device with monolithic substrate.
  4. Tsuyuki Hiroshi (Chiba JPX), Glass, dielectric composition, multilayer wiring substrate, and multilayer ceramic capacitor.
  5. Farooq Mukta S. ; Hamel Harvey C. ; Rita Robert A. ; Stoller Herbert I., High k dielectric capacitor with low k sheathed signal vias.
  6. Huang Chin-Ching (San Jose CA) Galindo Elizabeth C. (San Jose CA), High performance package using high dielectric constant materials for power/ground and low dielectric constant materials.
  7. Burn Ian (9 Pierson Dr. R.D. 1 Hockessin DE 19707), Low dielectric constant compositions.
  8. Vu Thanh (Westminster CA) Shih Tsen-Tsou (Cypress CA), Low temperature co-fired ceramic structure containing buried capacitors.
  9. Shimada Yuzo (Tokyo JPX) Utsumi Kazuaki (Tokyo JPX) Ikeda Teruyuki (Tokyo JPX) Suzuki Masanori (Tokyo JPX), Multilayer ceramic substrate with interlayered capacitor.
  10. Paurus Floyd G. (Boulder CO) Smith Archibald W. (Boulder CO) Szerlip Stanley R. (Longmont CO), Printed circuit board having an integrated decoupling capacitive element.
  11. Sugimoto Noriyasu (Aichi JPX) Kimura Yukihiro (Aichi JPX) Seto Masaharu (Aichi JPX), Substrate having a built-in capacitor and process for producing the same.

이 특허를 인용한 특허 (21)

  1. Anthony, Anthony A.; Anthony, William M., Arrangement for energy conditioning.
  2. Anthony, Anthony A.; Anthony, William M., Arrangement for energy conditioning.
  3. Anthony, Anthony A.; Anthony, William M., Arrangement for energy conditioning.
  4. Anthony, Anthony A.; Anthony, William M., Arrangement for energy conditioning.
  5. Bills, Kevin; Bohra, Mahesh; Choi, Jinwoo; Kim, Tae Hong; Mandrekar, Rohan, Coreless multi-layer circuit substrate with minimized pad capacitance.
  6. Bills, Kevin; Bohra, Mahesh; Choi, Jinwoo; Kim, Tae Hong; Mandrekar, Rohan, Coreless multi-layer circuit substrate with minimized pad capacitance.
  7. Bills, Kevin; Bohra, Mahesh; Choi, Jinwoo; Kim, Tae Tong; Mandrekar, Rohan, Coreless multi-layer circuit substrate with minimized pad capacitance.
  8. Anthony, Anthony A.; Anthony, William M., Energy conditioning circuit arrangement for integrated circuit.
  9. LaPlante, Mark J.; Weiss, Thomas, Greensheet via repair/fill tool.
  10. LaPlante,Mark J.; Weiss,Thomas, Greensheet via repair/fill tool.
  11. Nair,Rajendran, High capacitance package substrate.
  12. Anthony, William M.; Anthony, David; Anthony, Anthony, Internally overlapped conditioners.
  13. Lee, Teck Kheng, Interposer including at least one passive element at least partially defined by a recess formed therein, system including same, and wafer-scale interposer.
  14. Devey, William John, Method and structure for reduction of impedance using decoupling capacitor.
  15. Anthony, William M.; Anthony, David; Anthony, Anthony, Method for making internally overlapped conditioners.
  16. Palanduz, Cengiz A.; Mosley, Larry E., Method of forming a thin film capacitor.
  17. Lee,Teck Kheng, Method of manufacturing an interposer including at least one passive element at least partially defined by a recess therein.
  18. Suzuki,Shinichi; Nagata,Koichi; Ikeuchi,Takayuki; Tanaka,Yuji; Sasaki,Yasuhiro; Yamada,Shigeki; Yoshihara,Yasuhiko; Onitani,Masamitsu, Method of producing a composite sheet and method of producing a laminate by using the composite sheet.
  19. Karlsson, Ulf G., Printed circuit board with embedded circuit component.
  20. Palanduz, Cengiz A.; Mosley, Larry E., Split thin film capacitor for multiple voltages.
  21. Palanduz, Cengiz A.; Mosley, Larry E., Split thin film capacitor for multiple voltages.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로