$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method to eliminate dishing of copper interconnects 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0374297 (1999-08-16)
발명자 / 주소
  • Liu Chung-Shi,TWX
  • Yu Chen-Hua,TWX
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Company, TWX
대리인 / 주소
    Saile
인용정보 피인용 횟수 : 18  인용 특허 : 10

초록

A method of forming an interconnect, comprising the following steps. A dielectric layer, having an upper surface, is formed over a semiconductor structure. A trench, having side walls and a bottom, is formed within the dielectric layer. A barrier layer is then formed over the dielectric layer and li

대표청구항

[ We claim:] [10.]10. A method of forming an interconnect, comprising the steps of:providing a semiconductor structure;forming a dielectric layer over said semiconductor structure, said dielectric layer having an upper surface;forming a trench within said dielectric layer, said trench having side wa

이 특허에 인용된 특허 (10)

  1. Matsui Fujio (Tokyo JPX) Yamamoto Yasuyuki (Tokyo JPX), Electroless copper plating bath.
  2. Feldman Leonard C. (Berkeley Heights NJ) Higashi Gregg S. (Basking Ridge NJ) Mak Cecilia Y. (Bedminster NJ) Miller Barry (Murray Hill NJ), Fabrication of electronic devices by electroless plating of copper onto a metal silicide.
  3. Yoon Sunghee (Lakewood CA) Forsyth Mark R. (El Segundo CA), Flow-inducing panels for electroless copper plating of complex assemblies.
  4. Streinz Christopher C. ; Mueller Brian L. ; Lucarelli Michael A. ; Walters Max H., Fluoride additive containing chemical mechanical polishing slurry and method for use of same.
  5. Chen Lai-Juh,TWX, Method and apparatus for forming very small scale Cu interconnect metallurgy on semiconductor substrates.
  6. Chan Lap ; Yap Kuan Pei,MYX ; Tee Kheng Chok,MYX ; Ip Flora S.,SGX ; Loh Wye Boon,MYX, Passivation of copper interconnect surfaces with a passivating metal layer.
  7. Ting Chiu ; Dubin Valery, Plated copper interconnect structure.
  8. Zhao Bin (Austin TX) Vasudev Prahalad K. (Austin TX) Dubin Valery M. (Cupertino CA) Shacham-Diamand Yosef (Ithaca NY) Ting Chiu H. (Saratoga CA), Selective electroless copper deposited interconnect plugs for ULSI applications.
  9. Dai Chang-Ming,TWX ; Huang Jammy Chin-Ming,TWX, Two-layered TSI process for dual damascene patterning.
  10. Dubin Valery M. (Cupertino CA) Schacham-Diamand Yosi (Ithaca NY) Zhao Bin (Irvine CA) Vasudev Prahalad K. (Austin TX) Ting Chiu H. (Saratoga CA), Use of cobalt tungsten phosphide as a barrier material for copper metallization.

이 특허를 인용한 특허 (18)

  1. Thomas,Terence M.; So,Joseph K., CMP system for metal deposition.
  2. Adams, David P.; Vasile, Michael J., Damascene fabrication of nonplanar microcoils.
  3. List, R. Scott; Myers, Alan; Vu, Quat T., Electroosmotic pump using nanoporous dielectric frit.
  4. Liu,Chi Wen; Tsao,Jung Chih; Chang,Shih Tzung; Wang,Ying Lang; Chen,Kei Wei, Metal-filled openings for submicron devices and methods of manufacture thereof.
  5. Parikh,Suketu; Cheung,Robin, Method and apparatus for providing intra-tool monitoring and control.
  6. Thomas, Terence M.; Ye, Qianqiu Christine; So, Joseph K.; Goldberg, Wendy B.; Godfrey, Wade, Method and composition for polishing by CMP.
  7. Hsu, Wei-Yung; Chen, Liang-Yuh; Morad, Ratson; Carl, Daniel A., Method for dishing reduction and feature passivation in polishing processes.
  8. Fu, Shih-Kang; Lee, Ming-Han, Method for forming conductive structure using polishing process.
  9. Etoh, Kimitoshi; Takei, Hisako; Kurita, Masayuki; Kumazawa, Yuji, Method for manufacturing a magnetic head.
  10. Tsuchiya, Yasuaki; Kubo, Akira, Method of manufacturing semiconductor device.
  11. Ja-Hyung Han KR, Method of manufacturing semiconductor device for protecting Cu layer from post chemical mechanical polishing-corrosion.
  12. Lim, Victor Seng-Keong; Chooi, Simon; Cha, Randall, Method to fabricate dish-free copper interconnects.
  13. Victor Seng Keong Lim SG; Feng Chen SG; Wang Ling Goh SG, Method to prevent CU dishing during damascene formation.
  14. Tsao,Jung Chih; Li,Chi Wen; Chen,Kei Wei; Hsu,Jye Wei; Fong,Hsien Pin; Lin,Steven; Chuang,Ray, Method to reduce Rs pattern dependence effect.
  15. Wang, Shumin; Grumbine, Steven K.; Streinz, Christopher C.; Hoglund, Eric W. G., Polishing composition for metal CMP.
  16. Wang, Shumin; Grumbine, Steven K.; Streinz, Christopher C.; Hoglund, Eric W. G., Polishing composition for metal CMP.
  17. Sergey D. Lopatin, Post-CMP-Cu deposition and CMP to eliminate surface voids.
  18. Wang,Xinming; Takagi,Daisuke; Tashiro,Akihiko; Fukunaga,Akira, Substrate processing method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로