$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method and apparatus for communicating a configuration sequence throughout an integrated circuit chip 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/445
출원번호 US-0200034 (1998-11-25)
발명자 / 주소
  • Khandekar Narendra N.
  • Clohset Steven
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Blakely, Sokoloff, Taylor & Zafman LLP
인용정보 피인용 횟수 : 0  인용 특허 : 10

초록

A method and apparatus for communicating a configuration operation throughout an integrated circuit chip is disclosed. The present invention receives a configuration operation having a configuration word. The configuration word is stored in a defer register until the configuration word can be commun

대표청구항

[ What is claimed is:] [1.]1. A method for communicating a configuration sequence throughout one or more integrated circuit chips having target registers, the method comprising:determining whether an operation has a configuration word;causing subsequent operations to be retried until the configurati

이 특허에 인용된 특허 (10)

  1. Casselman Steven M., Computer network of distributed virtual computers which are EAC reconfigurable in response to instruction to be executed.
  2. Solomon Gary (Hillsboro OR), Configuration data loopback in a bus bridge circuit.
  3. Trimberger Stephen M., Data processing system using a flash reconfigurable logic device as a dynamic execution unit for a sequence of instructions.
  4. Trimberger Stephen M., Data processing system using configuration select logic, an instruction store, and sequencing logic during instruction execution.
  5. Casselman Steven Mark (Reseda CA), FPGA virtual computer for executing a sequence of program instructions by successively reconfiguring a group of FPGA in.
  6. Tran Thang M., Number of pipeline stages and loop length related counter differential based end-loop prediction.
  7. Kotani Hisakazu,JPX ; Akamatsu Hironori,JPX ; Fujita Tsutomu,JPX, Semiconductor memory, moving-picture storing memory, moving-picture storing apparatus, moving-picture displaying apparatus, static-picture storing memory, and electronic notebook.
  8. Burton Mitchell G. (Burnaby CAX) Wilson Mark J. (Burnaby CAX), Software configurable ISA bus card interface with security access read and write sequence to upper data bits at addresse.
  9. Downey Harold ; Carlson Timothy Shayne, System for transforming PCI level interrupts.
  10. McLaughlin Paul F. ; Canavan Ian K.,AUX ; Davis Peter C.,AUX, Systems and methods for implementing a dynamic cache in a supervisory control system.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로