[특허]Technique for correcting single-bit errors in caches with sub-block parity bits

[미국특허] Technique for correcting single-bit errors in caches with sub-block parity bits 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H03M-013/00
출원번호	US-0160214 (1998-09-24)
발명자 / 주소	Cypher Robert
출원인 / 주소	Sun Microsystems, Inc.
대리인 / 주소	Conley, Rose & Tayon, PCKivlin
인용정보	피인용 횟수 : 30 인용 특허 : 26

초록 ▼

A data block includes a plurality of sub-blocks. Each sub-block includes a sub-block check bit that may be used to detect the presence of a bit error within the sub-block. A composite sub-block is generated, which is the column-wise exclusive-or of the bits of each sub-block. In one embodiment, the composite sub-block is not stored, but rather used for computational purposes only. A plurality of composite check bits is used to detect a bit position of a bit error within the composite sub-block. If a bit error within the data block occurs, the sub-block check bits may be used to detect in which sub-block the error occurred. The composite check bits may be used to determine which bit position of the composite sub-block is erroneous. The erroneous bit position of the composite sub-block also identifies the bit position of the erroneous bit in the sub-block identified by the sub-block check bits. Accordingly, the sub-block and the bit position within the sub-block may be detected by using the sub-block check bits and the composite check bits.

대표청구항 ▼

[ What is claimed is:] [1.]1. A memory system configured to detect and correct a bit error in a data block, said memory system comprising:one or more storage devices configured to store said data block, wherein said data block comprises a plurality of sub-blocks, wherein each of said sub-blocks includes an equal number of a plurality of data bits and a check bit corresponding to said plurality of data bits; andan error correction circuit coupled to said one or more storage devices, wherein said error correction circuit is configured to:receive each of said sub-blocks of said data block,generate said check bits corresponding to each of said sub-blocks,generate a composite sub-block corresponding to said data block, andgenerate composite check bits corresponding to said composite sub-block, wherein said composite check bits include a number of bits less than a number of bits in said composite sub-block;wherein said sub-block check bits and said composite check bits are stored in said one or more storage devices of said memory system, andwherein, when a data block with an erroneous bit is read from said one or more storage devices, said error correction circuit uses said sub-block check bits to determine a sub-block that includes said erroneous bit and said composite check bits to determine a bit position of said erroneous bit within said sub-block that includes said erroneous bit.

이 특허에 인용된 특허 (26) 인용/피인용 타임라인 분석

Asakura Mikio (Hyogo JPX) Fujishima Kazuyasu (Hyogo JPX) Matsuda Yoshio (Hyogo JPX), Cache memory system having error correcting circuit.
상세보기
McMahon Donald H. (Gansevoort NY) Kirby Alan A. (Hollis NH) Schofield Bruce A. (Tyngsboro MA) Springer Kent (Westford MA), Data and forward error control coding techniques for digital signals.
상세보기
Konigsburg Brian R., Distributed memory system with ECC and method of operation.
상세보기
Patel Arvind M. (San Jose CA), Dual function ECC system with block check byte.
상세보기
Bannon Robert D. (Boca Raton FL) Bhansali Mahendra M. (Boca Raton FL), Error correcting code system.
상세보기
Olarig Sompong Paul ; Walker William L., Error correction codes.
상세보기
Jackson James A. (Richardson TX) Quattromani Marc A. (Allen TX) Lowderman Kevin M. (Richardson TX), Error detecting method and apparatus for computer memory having multi-bit output memory circuits.
상세보기
Kirk David L. (Phoenix AZ) Gustin Jay W. (Scottsdale AZ), Error detection and correction apparatus in a BY-4 RAM Device.
상세보기
Wilkinson James H. (Tadley GBX), Error-correction format for digital television signals.
상세보기
Lee Frank S. (Milpitas CA) Miller David H. (Sacramento CA) Koralek Richard W. (Palo Alto CA), Global parity symbol for interleaved reed-solomon coded data.
상세보기
Zulian Ferruccio (Cornaredo ITX), Memory systems and related error detection and correction apparatus.
상세보기
Rudnick Paul J. (Oakland CA) Heaslett Alastair M. (Palo Alto CA), Method and apparatus employing an improved format for recording and reproducing digital audio.
상세보기
Olarig Sompong P., Method and apparatus for performing error detection and correction with memory devices.
상세보기
Iga Akira (Kawasaki JPX) Odaka Kentaro (Kawasaki JPX) Yasuda Nobuyuki (Chiba JPX), Method for transmitting time-sharing multidata.
상세보기
Smelser Donald W. (Bolton MA), Multiple bit error detection and correction system employing a modified Reed-Solomon code incorporating address parity a.
상세보기
Aichelmann ; Jr. Frederick J. (Hopewell Junction NY) Bachman Bruce E. (Hopewell Junction NY), On-chip bit reordering structure.
상세보기
Lee Dong H. (Seoul KRX), Operation apparatus for deriving erasure position G 상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[미국특허] Technique for correcting single-bit errors in caches with sub-block parity bits 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허에 인용된 특허 (26) 인용/피인용 타임라인 분석

이 특허를 인용한 특허 (30) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[미국특허] Technique for correcting single-bit errors in caches with sub-block parity bits 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허에 인용된 특허 (26) 인용/피인용 타임라인 분석

이 특허를 인용한 특허 (30) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허 더보기

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

활용도 Top5 특허