$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Apparatus and method for improving ball joints in semiconductor packages

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H01L-021/44   
미국특허분류(USC) 438/614 ; 438/108 ; 438/612 ; 438/613 ; 228/180.22
출원번호 US-0406308 (1999-09-27)
발명자 / 주소
출원인 / 주소
인용정보 피인용 횟수 : 14  인용 특허 : 10
초록
▼

Provided is an apparatus and method for modifying the manufacture of chip carrier bond pads to increase the quality and reliability of semiconductor packages and ball joints in particular. This is accomplished by minimizing the corrosion of the barrier metal layer on the functional bond pads during gold deposition with the use of sacrificial pads electrically connected with the functional bond pads. According to one embodiment of the invention, a semiconductor package has copper conductive pads on a substrate that are exposed through a dielectric. Both f...

대표
청구항
▼

[ What is claimed is:] [1.]1. A method for producing a semiconductor package comprising:forming a plurality of bond pads on a packaging substrate;forming a plurality of sacrificial pads on said substrate wherein said sacrificial pads do not electrically connect metallization on said packaging substrate with metallization on a circuit board;providing electrical connections between said bond and sacrificial pads; wherein the step of forming said bond and sacrificial pads comprises:depositing a first layer of material on the bond and sacrificial pads, where...

이 특허에 인용된 특허 (10)

  1. Hoffman Paul R.. Ball grid array electronic package standoff design. USP1998095805427.
  2. Schueller Randolph D.. Chip scale ball grid array for integrated circuit packaging. USP1999025866949.
  3. Lake Rickie C. ; Tuttle Mark E.. Electronic circuit bonding interconnect component and flip chip interconnect bond. USP2000096114239.
  4. Fulcher Edwin (Palo Alto CA). Flip chip package with reduced number of package layers. USP1997115686764.
  5. McCormick John P. ; Patel Sunil A.. Integrated heat spreader/stiffener with apertures for semiconductor package. USP1999065909057.
  6. Yanagida Toshiharu,JPX. Method and apparatus for forming solder bumps for a semiconductor device. USP1999085933752.
  7. Erickson Curt A. Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby. USP1999045891756.
  8. Wood Alan G. (Boise ID) Doan Trung T. (Boise ID) Farnworth Warren M. (Nampa ID) Corbett Tim J. (Boise ID). Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor. USP1996125585282.
  9. Chia Chok J. ; Low Qwai H. ; Alagaratnam Maniam. Semiconductor die having sacrificial bond pads for die test. USP1999075923047.
  10. Mis Joseph Daniel ; Adema Gretchen Maerker ; Kellam Mark D. ; Rogers W. Boyd. Solder bump fabrication methods and structure including a titanium barrier layer. USP1998065767010.

이 특허를 인용한 특허 피인용횟수: 14

  1. Mohammad Eslamy. Apparatus and method for mounting BGA devices. USP2002116485843.
  2. Chen, Chih-Shun; Yuan, Po-Hao; Chiu, Shih-Kuang; Chien, Feng-Lung; Yang, Ke-Chuan. Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer. USP2004026692629.
  3. Burrell,Lloyd G.; Davis,Charles R.; Goldblatt,Ronald D.; Landers,William F.; Mehta,Sanjay C.. Method of fabricating a wire bond pad with Ni/Au metallization. USP2007117294565.
  4. Kaneko, Kentaro; Omiya, Toshimitsu; Kodani, Kotaro; Nakamura, Junichi; Kobayashi, Kazuhiro. Method of manufacturing a wiring substrate. USP20181010117336.
  5. Smoak, Richard C.. Method to improve the reliability of thermosonic gold to aluminum wire bonds. USP2003076593222.
  6. Chiou, Wen-Chih; Shih, Tsu. Reduction of metal corrosion in semiconductor devices. USP2003026515366.
  7. Kim, Joon Su; Park, Jung Soo; Hwang, Tae Kyung. Semiconductor device and fabricating method thereof. USP2012058183683.
  8. Pendse, Rajendra D.. Semiconductor wafer and method of forming sacrificial bump pad for wafer probing during wafer sort test. USP2015038987014.
  9. Zhang, Leilei. Solder ball assembly for a semiconductor device and method of fabricating same. USP2009067545028.
  10. Zhang,Leilei. Solder ball assembly for a semiconductor device and method of fabricating same. USP2007077241640.
  11. Test, Howard R.; Amador, Gonzalo; Subido, Willmar E.. Wire bonding process for copper-metallized integrated circuits. USP2004106800555.
  12. Kaneko, Kentaro. Wiring board and method of producing the same. USP2014068754336.
  13. Kaneko, Kentaro. Wiring board and method of producing the same. USP2012058183467.
  14. Kaneko, Kentaro; Omiya, Toshimitsu; Kodani, Kotaro; Nakamura, Junichi; Kobayashi, Kazuhiro. Wiring substrate and method of manufacturing the same. USP2015129210808.

IPC 상위 출원인