$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interconnect structure of semiconductor device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
출원번호 US-0440710 (1999-11-16)
우선권정보 JP0326913 (1998-11-17)
발명자 / 주소
  • Izumi Katsuya,JPX
출원인 / 주소
  • NEC Corporation, JPX
대리인 / 주소
    Sughrue, Mion, Zinn, Macpeak & Seas, PLLC
인용정보 피인용 횟수 : 4  인용 특허 : 11

초록

An interconnect structure of a semiconductor device comprising: a semiconductor substrate; a plurality of interconnects including a subject interconnect; a plurality of interlayer dielectric films disposed between the adjacent interconnects; and a concave or convex portion formed on the surface of t

대표청구항

[ What is claimed is:] [1.]1. A semiconductor device allowing easy inspection of an interconnect, said semiconductor device comprising:a semiconductor substrate;a plurality of interconnect layers overlying said semiconductor substrate having a plurality of individual interconnects therein, including

이 특허에 인용된 특허 (11)

  1. Yano Kousaku,JPX ; Ueda Tetsuya,JPX, Multi-layer wiring structure having varying-sized cutouts.
  2. Morikawa Kouichi,JPX ; Ida Jiro,JPX, Multi-port semiconductor memory device with reduced coupling noise.
  3. Lin Yung-Fa,TWX, Process for creating vias using pillar technology.
  4. Yamaha Takahisa,JPX ; Inoue Yushi,JPX ; Naito Masaru,JPX, Semiconductor chip capable of supressing cracks in insulating layer.
  5. Matsumoto Yoshishige,JPX ; Ohnishi Yoshitake,JPX ; Endo Kazuhiko,JPX ; Tatsumi Toru,JPX, Semiconductor device and manufacturing method of the same.
  6. Kinugawa Masaaki,JPX, Semiconductor device and method of manufacturing the same.
  7. Matsuno Tadashi,JPX, Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film.
  8. Noto Takayuki,JPX ; Oi Eiji,JPX ; Shiotsuki Yahiro,JPX ; Kato Kazuo,JPX ; Ohagi Hideki,JPX, Semiconductor integrated circuit device.
  9. Matsuoka Hideyuki,JPX ; Kimura Shinichiro,JPX ; Yamanaka Toshiaki,JPX, Semiconductor memory device and a method for fabricating the same.
  10. Lu Chang-Ming,TWX ; Lu Shu-Ying,TWX, Structure of a bonding pad for semiconductor devices.
  11. Moslehi Mehrdad M., Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics.

이 특허를 인용한 특허 (4)

  1. Tone, Sachie; Uno, Hiroyuki; Takahashi, Naoki; Nishida, Naoki, Monitor pattern of semiconductor device and method of manufacturing semiconductor device.
  2. Tone, Sachie; Uno, Hiroyuki; Tanahashi, Naoki; Nishida, Naoki, Monitor pattern of semiconductor device and method of manufacturing semiconductor device.
  3. Pierrat, Christophe, Self-aligned VIAS for semiconductor devices.
  4. Yamagata, Takahiro, Semiconductor device and method for manufacturing the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로