$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of manufacturing semiconductor memory device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/336
출원번호 US-0658573 (2000-09-08)
우선권정보 JP-0305215 (1994-12-08); JP-0083455 (1995-03-16)
발명자 / 주소
  • Yukihito Oowaki JP
  • Masako Yoshida JP
  • Makoto Yoshimi JP
출원인 / 주소
  • Kabushiki Kaisha Toshiba JP
대리인 / 주소
    Oblon, Spivak, McClelland, Maier & Neustadt, P.C.
인용정보 피인용 횟수 : 5  인용 특허 : 7

초록

A semiconductor device includes a semiconductor layer used as a substrate formed on an insulating film, a plurality of MOS transistors arranged on the semiconductor layer and each having a gate, a source, and a drain, a pair of MOS transistors of the plurality of MOS transistors constituting a detec

대표청구항

1. A method of manufacturing a semiconductor device, comprising:arranging a plurality of MOS transistors on a semiconductor layer formed on an insulating film, each of said plurality of MOS transistors having a gate, a source, and a drain, and a pair of MOS transistors of said plurality of MOS trans

이 특허에 인용된 특허 (7)

  1. Tsai Chaochieh,TWX ; Hsu Shun-Liang,TWX, CMOS device structure with reduced risk of salicide bridging and reduced resistance via use of a ultra shallow, junction.
  2. Pettenpaul Ewald (Unterhaching DEX) Huber Jakob (Aying DEX) Weidlich Herbert (Munich DEX), Metallization of selectively implanted AIII-BV compound semiconductors.
  3. Ryum Byung-Ryul (Daejeon KRX) Han Tae-Hyeon (Daejeon KRX) Lee Soo-Min (Daejeon KRX) Cho Deok-Ho (Daejeon KRX) Lee Seong-Hearn (Daejeon KRX) Kang Jin-Young (Daejeon KRX), Method for making bipolar transistor having an enhanced trench isolation.
  4. Shigyo Naoyuki,JPX ; Enda Toshiyuki,JPX, Method for manufacturing a semiconductor device with ion implantation.
  5. Mader ; Siegfried R. ; Masters ; Burton J. ; Pogge ; H. Bernhard, Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium.
  6. Bahraman Ali (Palos Verdes Estates CA), Radiation hardened CMOS on SOI or SOS devices.
  7. Woodruff Richard L. (Colorado Springs CO), Silicon-on-insulator H-transistor layout for gate arrays.

이 특허를 인용한 특허 (5)

  1. Nghiem, David; Lambert, Scott Anthony; Sprain, Jason William, Antenna arrangements for implantable therapy device.
  2. Rios, Rafael; Kotlyar, Roza; Kuhn, Kelin, Methods of forming low band gap source and drain structures in microelectronic devices.
  3. Ishizu, Tomoyuki, Semiconductor device layout reducing imbalance characteristics of paired transistors.
  4. Ishizu, Tomoyuki, Semiconductor device layout reducing imbalance in characteristics of paired transistors.
  5. Tomita, Hiroyoshi, Semiconductor device with current mirror circuit having two transistors of identical characteristics.

문의처: helpdesk@kisti.re.kr전화: 080-969-4114

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로