$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for manufacturing semiconductor devices 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0412200 (1999-10-05)
우선권정보 JP-0284606 (1998-10-06); JP-0064431 (1999-03-11)
발명자 / 주소
  • Michio Asahina JP
  • Eiji Suzuki JP
  • Kazuki Matsumoto JP
  • Naohiro Moriya JP
출원인 / 주소
  • Seiko Epson Corporation JP
대리인 / 주소
    Hogan & Harston, L.L.P.
인용정보 피인용 횟수 : 15  인용 특허 : 12

초록

A semiconductor device is manufactured by a method including the steps of forming a through hole in an interlayer dielectric layer (silicon oxide layer, BPSG layer, etc.) formed on a semiconductor substrate having a device element. A barrier layer is formed on surfaces of the interlayer dielectric l

대표청구항

1. A method for manufacturing a semiconductor device comprising:forming a through hole in an interlayer dielectric layer formed on a semiconductor substrate having a device element; and forming a barrier layer on surfaces of the interlayer dielectric layer and the through hole; wherein the step of f

이 특허에 인용된 특허 (12)

  1. Johnson Robert G. (Minnetonka MN) Holmen James O. (Minnetonka MN) Foster Ronald B. (Garland TX) Sridhar Uppili (Garland TX), Adhesion layer for platinum based sensors.
  2. Chen Robert C. ; Greenlaw David C. ; Iacoponi John A., Borderless vias with CVD barrier layer.
  3. Narasimhan Murali K. ; Ngan Kenny King-Tai ; Khurana Nitin ; Stimson Bradley O., Continuous process for forming improved titanium nitride barrier layers.
  4. Suzuki Yoshihide,JPX, Method for manufacturing semiconductor device.
  5. Hong Qi-Zhong (Dallas TX) Havemann Robert H. (Garland TX), Method of forming a metal conductor and diffusion layer.
  6. Lur Water,TWX ; Chang Shih-Chanh,TWX ; Wu Jiun Yuan,TWX ; Wu Der Yuan,TWX, Method of making a reliable barrier layer.
  7. Burke Thomas F. ; Hoover Merwin F. ; Bradshaw John H., Multilayer metalized composite on polymer film product and process.
  8. Fu Jianming ; Chen Fusen, Process for forming improved titanium-containing barrier layers.
  9. Nishitani Eisuke (Yokohama JPX) Tsuzuku Susumu (Tokyo JPX) Kobayashi Shigeru (Hiratsuka JPX) Kasahara Osamu (Tokyo JPX) Nezu Hiroki (Tokyo JPX) Ishino Masakazu (Yokohama JPX) Tamaru Tsuyoshi (Ome JPX, Process for forming multilayer wiring.
  10. Hayashi Jun (Tokyo JPX) Yamanaka Michiko (Tokyo JPX), Semiconductor device and fabrication process therefor.
  11. Lee Sang-in,KRX, Semiconductor device having a multi-layer contact structure.
  12. Bashir Rashid ; Yindeepol Wipawan, Semiconductor device trench isolation structure with polysilicon bias voltage contact.

이 특허를 인용한 특허 (15)

  1. Basceri, Cem; Graettinger, Thomas M., DRAM cells and electronic systems.
  2. Basceri,Cem; Graettinger,Thomas M., DRAM cells and electronic systems.
  3. Horak, David V.; Ponoth, Shom; Yang, Chih-Chao, Interconnect structure for electromigration enhancement.
  4. Fu, Zuozhen; Yin, Huaxiang; Yan, Jiang, Method for forming tin by PVD.
  5. Asahina, Michio; Suzuki, Eiji; Matsumoto, Kazuki; Moriya, Naohiro, Method for manufacturing semiconductor devices.
  6. Nakano, Katsuaki, Method of, and apparatus for, forming hard mask.
  7. Basceri,Cem; Graettinger,Thomas M., Methods of forming capacitor constructions.
  8. Lian,Jingyu; Lin,Chenting; Nagel,Nicolas; Wise,Michael, Multi-layer electrode and method of forming the same.
  9. Yu, Chen-Hua; Chang, Cheng-Hung; Liao, Ebin; Yu, Chia-Lin; Wang, Hsiang-Yi; Chang, Chun Hua; Huang, Li-Hsien; Kuo, Darryl; Wu, Tsang-Jiuh; Chiou, Wen-Chih, Semiconductor component having through-silicon vias and method of manufacture.
  10. Yu, Chen-Hua; Chang, Cheng-Hung; Liao, Ebin; Yu, Chia-Lin; Wang, Hsiang-Yi; Chang, Chun Hua; Huang, Li-Hsien; Kuo, Darryl; Wu, Tsang-Jiuh; Chiou, Wen-Chih, Semiconductor component having through-silicon vias and method of manufacture.
  11. Nitta,Hiroyuki; Fukuzumi,Yoshiaki; Kohyama,Yusuke, Semiconductor device having a wiring layer of damascene structure and method for manufacturing the same.
  12. Yu, Chen-Hua; Chang, Cheng-Hung; Liao, Ebin; Yu, Chia-Lin; Wang, Hsiang-Yi; Chang, Chun Hua; Huang, Li-Hsien; Kuo, Darryl; Wu, Tsang-Jiuh; Chiou, Wen-Chih, Through-silicon vias for semicondcutor substrate and method of manufacture.
  13. Yu, Chen-Hua; Chang, Cheng-Hung; Liao, Ebin; Yu, Chia-Lin; Wang, Hsiang-Yi; Chang, Chun Hua; Huang, Li-Hsien; Kuo, Darryl; Wu, Tsang-Jiuh; Chiou, Wen-Chih, Through-silicon vias for semicondcutor substrate and method of manufacture.
  14. Liu, Ping-Yin; Chao, Lan-Lin; Hsiao, Cheng-Tai; Huang, Xin-Hua; Kuang, Hsun-Chung, Wafer bonding process and structure.
  15. Liu, Ping-Yin; Kuang, Hsun-Chung; Hsiao, Cheng-Tai; Huang, Xin-Hua; Chao, Lan-Lin, Wafer bonding process and structure.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로