최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0641727 (2000-08-21) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 14 인용 특허 : 12 |
Low resistance contacts are formed on source/drain regions and gate electrodes by selectively depositing a reaction barrier layer and selectively depositing a metal layer on the reaction barrier layer. Embodiments include selectively depositing an alloy of cobalt and tungsten which functions as a re
1. A semiconductor device comprising:a silicon substrate; source/drain regions in the substrate with a channel region therebetween; a gate dielectric layer on the substrate over the channel region; a silicon gate electrode, having an upper surface and side surfaces, on the gate dielectric layer; a d
※ AI-Helper는 부적절한 답변을 할 수 있습니다.