$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for forming a semiconductor device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/31
출원번호 US-0611412 (2000-07-06)
발명자 / 주소
  • Joy Kimi Watanabe
  • Matthew Thomas Herrick
  • Terry Grant Sparks
  • Nigel Graeme Cave
출원인 / 주소
  • Motorola Inc.
대리인 / 주소
    Robert A. Rodriguez
인용정보 피인용 횟수 : 5  인용 특허 : 17

초록

In accordance with embodiments of the present invention a trench-level dielectric film (26) and a via-level dielectric film (24) are formed overlying a semiconductor device substrate (10). A via opening (42) is etched in the trench-level dielectric film with a first etch chemistry that has a higher

대표청구항

1. A method of forming a semiconductor device, comprising:forming an opening that exposes a portion of an organic low dielectric constant material overlying a semiconductor substrate; forming an inorganic material over the portion of the organic low dielectric constant material; forming a first resi

이 특허에 인용된 특허 (17)

  1. Watts David ; Bajaj Rajeev ; Das Sanjit ; Farkas Janos ; Dang Chelsea ; Freeman Melissa ; Saravia Jaime A. ; Gomez Jason ; Cook Lance B., Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture.
  2. Farkas Janos ; Bajaj Rajeev ; Freeman Melissa ; Watts David K. ; Das Sanjit, Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers.
  3. McTeer Allen, Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with c.
  4. Dai Chang-Ming,TWX ; Huang Jammy Chin-Ming,TWX, Dual damascene process using single photoresist process.
  5. Jain Ajay ; Lucas Kevin, Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC).
  6. Misra Veena ; Venkatesan Suresh ; Hobbs Christopher C. ; Smith Brad ; Cope Jeffrey S. ; Wilson Earnest B., Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligne.
  7. Lin Benjamin Szu-Min,TWX ; Jenq Jason,TWX, Method for forming dual damascene structure.
  8. Wetzel Jeffrey T. ; Stankus John J., Method of forming a semiconductor device having dual inlaid structure.
  9. Matsuura Masazumi,JPX, Method of making a semiconductor device.
  10. Dai Chang-Ming,TWX, Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer.
  11. Dai Chang-Ming,TWX, Opposed two-layered photoresist process for dual damascene patterning.
  12. Ong T. P. ; Fiordalice Robert W. ; Venkatraman Ramnath ; Weitzman Elizabeth J., Process for fabricating a metallized interconnect.
  13. Huang Richard J. (Milpitas CA) Hui Angela (Milpitas CA) Cheung Robin (Cupertino CA) Chang Mark (Los Altos CA) Lin Ming-Ren (Cupertino CA), Simplified dual damascene process for multi-level metallization and interconnection structure.
  14. Grill Alfred ; Jahnes Christopher Vincent ; Patel Vishnubhai Vitthalbhai ; Saenger Katherine Lynn, Stabilization of low-k carbon-based dielectrics.
  15. Nguyen Tue ; Charneski Lawrence J. ; Evans David R. ; Hsu Sheng Teng, System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides.
  16. Jolly Gurvinder (Orleans CAX) Yung Bud K. (Ottawa CAX), Tapering sidewalls of via holes.
  17. Moslehi Mehrdad M., Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics.

이 특허를 인용한 특허 (5)

  1. Yamanaka, Hideo; Yamoto, Hisayoshi; Satou, Yuichi; Yagi, Hajime, Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same.
  2. Hsu, Yu-Hao; Chen, Ming-Tsung, Fabricating method of an interconnect structure.
  3. Lehr, Matthias; Schaller, Matthias; Peters, Carsten, Metallization layer of a semiconductor device having differently thick metal lines and a method of forming the same.
  4. Leu, Jihperng; Thomas, Christopher D., Method of making semiconductor device using an interconnect.
  5. Leu,Jihperng; Thomas,Christopher D., Semiconductor device using an interconnect.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로