최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0839403 (2001-04-23) |
우선권정보 | JP-0330165 (2000-10-30) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 10 인용 특허 : 1 |
An equalizing circuit includes a plurality of N-channel MOS transistors for respectively setting a data line to a predetermined precharge voltage. The H-level voltage Vddb of a control signal for turning on these N-channel MOS transistors is set to a range higher than the sum of the precharge voltag
1. A semiconductor device operating under reception of an external power-supply voltage comprising:first and second data lines for transmitting a data signal having two data levels one of which corresponds to a first voltage; and a plurality of memory cells for holding said data signal, each of said
※ AI-Helper는 부적절한 답변을 할 수 있습니다.