$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of reducing phase transition temperature by using silicon-germanium alloys 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0222269 (1998-12-28)
발명자 / 주소
  • Jane-Bai Lai TW
  • Lih-Juan Chen TW
  • Chung-Shi Liu TW
  • Chen-Hua Yu TW
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Company TW
대리인 / 주소
    George O. Saile
인용정보 피인용 횟수 : 6  인용 특허 : 6

초록

An improved SALICIDE process is described wherein the transformation temperature to a lower resistivity suicide structure is reduced by first coating with a layer of a silicon-germanium alloy prior to the deposition of the titanium layer. Provided there is at least 40 atomic percent of germanium in

대표청구항

1. A selective contacting process comprising:providing a silicon body having a top surface which includes at least one area of silicon oxide; depositing a layer of silicon-germanium alloy, containing between 50 and 69.9 atomic percent of germanium, on the silicon top surface; depositing a layer of t

이 특허에 인용된 특허 (6)

  1. Hsu Sheng Teng ; Nakato Tatsuo, GE-SI SOI MOS transistor and method of fabricating same.
  2. Saraswat Krishna C. (Santa Clara County CA) King Tsu-Jae (Santa Clara County CA), Low temperature germanium-silicon on insulator thin-film transistor.
  3. Black Jerry G. (Lincoln MA) Ehrlich Daniel J. (Lexington MA), Method and apparatus for refractory metal deposition.
  4. Hsu Sheng Teng, Method for manufacturing a CMOS self-aligned strapped interconnection.
  5. Sameshima Toshiyuki (Kanagawa JPX) Hara Masaki (Kanagawa JPX) Sano Naoki (Kanagawa JPX) Gosain Dharam Pal (Kanagawa JPX) Usui Setsuo (Kanagawa JPX), Method of manufacturing Si-Ge thin film transistor.
  6. Grider Douglas T. (Pleasanton CA) Owyang Jon S. (San Jose CA), Process for selective deposition of polysilicon over single crystal silicon substrate and resulting product.

이 특허를 인용한 특허 (6)

  1. Bauer, Matthias, Contact integration and selective silicide formation methods.
  2. Morand, Yves; Baudot, Charles; Nemouchi, Fabrice, Contact on a heterogeneous semiconductor substrate.
  3. Froment,Beno챤t; Wacquant,Fran챌ois, Method of protecting an element of an integrated circuit against the formation of a metal silicide.
  4. Kwon, Doo-Won; Ko, Hyung-Ho; Mun, Chang-Sup; Shim, Woo-Gwan; Park, Im-Soo; Kim, Yu-Kyung; Han, Jeong-Nam, Methods of fabricating a semiconductor device using a dilute aqueous solution of an ammonia and peroxide mixture.
  5. Kwon,Doo Won; Ko,Hyung Ho; Mun,Chang Sup; Shim,Woo Gwan; Park,Im Soo; Kim,Yu Kyung; Han,Jeong Nam, Methods of fabricating a semiconductor device using a dilute aqueous solution of an ammonia and peroxide mixture.
  6. Zhu, Zhong Yun; Jaiswal, Rajneesh; Karim, Haznita Abd; Zhang, Bei Chao; Cham, Johnny; Yelamanchi, Ravi Sankar; Leong, Chee Kong, Using refractory metal silicidation phase transition temperature points to control and/or calibrate RTP low temperature operation.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로