최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0823507 (2001-03-30) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 46 인용 특허 : 7 |
A multi-die integrated circuit (IC) assembly and method for constructing the same are disclosed. Briefly described, the IC assembly can be constructed with a semiconductor die, a layer of die-attach material, and a flip-chip die. The semiconductor die may contain circuit elements disposed across a t
1. A multiple-die integrated circuit assembly, comprising:a substrate having a first level, a second level, and a third level, the first and second levels of the substrate defining a multiple-level cavity configured to receive the multiple-die integrated circuit assembly, the first level and second
※ AI-Helper는 부적절한 답변을 할 수 있습니다.