$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Digital signal multiplier

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H04L-027/06   
미국특허분류(USC) 375/376; 375/360; 375/375; 370/519; 327/154; 327/159; 327/161; 327/291
출원번호 US-0212052 (1998-12-15)
발명자 / 주소
  • Roland Albert Bechade
  • Ronald Joseph Cheponis
대리인 / 주소
    Klarquist Sparkman LLP
인용정보 피인용 횟수 : 1  인용 특허 : 29
초록
▼

An electronic circuit that multiplies an input signal using primarily digital components so that the resulting circuit can be fabricated consistently by different foundries. The circuit determines a period for the input signal and converts the period to a digital number (e.g., a binary number). An adder is used to determine an average period over a predetermined number of cycles. By determining the average period, voltage fluctuations are cancelled. A multiplier allows for a variable multiplication of the averaged period. A clock generating circuit uses ...

대표
청구항
▼

1. A digital circuit for multiplying a periodic input signal, comprising:an input signal node that receives the input signal; a period determining circuit coupled to the input signal node that determines a period of the input signal and that delivers the period in digital format; an adder coupled to the period determining circuit that adds successive periods received from the period determining circuit over a number of cycles and that delivers a resultant sum; a multiplier circuit coupled to the adder that receives the sum from the adder and that calcula...

인용문헌 (29)

  1. Butcher James S. (Phoenix AZ), Center frequency high resolution digital phase-lock loop circuit.
  2. Lee Seung Y. (Seoul KRX), Clock delay compensating and duty controlling apparatus of a phase-locked loop.
  3. Park Heung-Ok,KRX ; Kim Dong-Geun,KRX, Clock frequency multiplication device.
  4. Zbinden Terry B. (Maple Grove MN), Clock source with automatic duty cycle correction.
  5. Rothermel Albrecht (Villingen-Schwenningen DEX), Delay chain oscillator having selectable duty cycle.
  6. Petrich Dennis M. (Wayzata MN), Delay lock loop.
  7. Leonowich Robert H. (Temple PA), Delay locked loop based clock synthesizer using a dynamically adjustable number of delay elements therein.
  8. Lee Thomas H. (Cupertino CA) Donnelly Kevin S. (San Francisco CA) Ho Tsyr-Chyang (San Jose CA) Johnson Mark G. (Los Altos CA), Delay-locked loop.
  9. Awata Yutaka (Kawasaki JPX) Koizumi Nobukazu (Kawasaki JPX) Ohtomo Yasuo (Kawasaki JPX) Kakuishi Mitsuo (Kawasaki JPX), Digital PLL circuit.
  10. Wischermann Gerhard (Weiterstadt DEX), Digital PLL including controllable delay circuit.
  11. Houle Robert M. (Burlington VT) Pham Dac C. (Round Rock TX), Digital clock signal multiplier circuit.
  12. Killian Maverick M. (Ft. Worth TX), Digital phase locked loop.
  13. Kao Ron (Saratoga CA), Digital phase-locked loop.
  14. Ono Masayoshi,JPX, Digital phase-locked loop circuit.
  15. Vanderbilt Paul E. (San Diego CA), Direct digital frequency multiplier.
  16. Riley Mack W. (Austin TX), Frequency multiplier circuit.
  17. Yoshizawa Akihiko,JPX ; Takada Shuichi,JPX, Frequency multiplying circuit having a greater multiplying ratio.
  18. Saeki Takanori,JPX, Method and apparatus for controlling clock signals.
  19. Bechade Roland A. (South Burlington VT), Method and apparatus for determining the amount of leading zeros or ones in a binary data field.
  20. Tobin Arthur S. (Portland OR), Method and circuit for digital frequency multiplication.
  21. Prozorov Robert B., Methods and apparatus for automatic frequency control in wireless receivers.
  22. Nakamura Kazuyuki (Tokyo JPX), PLL timing generator with voltage controlled oscillator.
  23. Yamauchi Shigenori (Kariya JPX) Watanabe Takamoto (Nagoya JPX), Phase locked loop having digitally controlled oscillator and pulse signal generator.
  24. McFarland Duncan A. ; Benzer Darrin R., Phase-independent clock circuit and method.
  25. Erickson Charles R. (Fremont CA) Freidin Philip M. (Sunnyvale CA) Pierce Kerry M. (Canby OR), Phase-locked delay loop for clock correction.
  26. Bchade Roland A. (South Burlington VT) Kaffmann Bruce A. (Jericho VT), Process independent digital clock signal shaping network.
  27. Swain Richard (Niles IL), Programmable frequency and duty cycle tone signal generator.
  28. Porter David R. (Roanoke VA) Bowen James H. (Salem VA) Holland John M. (Shawsville VA), Synchronous, asynchronous, and data rate transparent fiber optic communications link.
  29. Carmody Joseph P. (Willow Grove PA), Variable symmetry multiphase clock generator.

이 특허를 인용한 특허 (1)

  1. Mayer,Michael G., Method and apparatus for transmitting arbitrary electrical signals over a data network.

IPC 상위 출원인