$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Set of two memories on the same monolithic integrated circuit 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-007/00
출원번호 US-0746473 (2000-12-21)
우선권정보 FR-0004285 (1997-04-08)
발명자 / 주소
  • Alessandro Brigati IT
  • Jean Devin FR
  • Bruno Leconte FR
출원인 / 주소
  • SGS-Thomson Microelectronics S.A. FR
대리인 / 주소
    Wolf, Greenfield & Sacks, P.C.
인용정보 피인용 횟수 : 0  인용 특허 : 12

초록

Two different types of memory are integrated on the same type of integrated circuit. A microcontroller is associated with each of these memories. In order that the independence of operation of these microcontrollers may be ensured, they are each provided with time delay circuits whose role is to mai

대표청구항

1. A method of performing one of a reading and a writing operation on first and second memories in an integrated circuit comprising the acts of:(A) selecting one of a reading and writing operation for the first memory; (B) enabling the first memory to execute the operation selected in step (A) for a

이 특허에 인용된 특허 (12)

  1. Idleman Thomas E. ; Koontz Robert S., Data storage system and method.
  2. Ludwig Thomas E. (Irvine CA), High speed/low overhead bus arbitration apparatus and method for arbitrating a system bus.
  3. Chau Vi ; Berman Stuart ; Fiacco Peter, Linked caches memory for storing units of information.
  4. Kametani Masatsugu (Ibaraki JPX), Memory device including DRAMs for high-speed accessing.
  5. Saito Mitsuo (Arlington MA) Aikawa Takeshi (Chofu JPX) Mori Akio (Tokyo JPX), Memory system.
  6. Wagner Steven D. (Belmont CA), Method and apparatus for buffering a user application from the timing requirements of a DRAM.
  7. Letham Lawrence, Non-contiguous memory location addressing scheme.
  8. Dewey Matthew C. ; Jones Ellen F., Quick recovery of write cache in a fault tolerant I/O system.
  9. Brigati Alessandro,FRX ; Devin Jean,FRX ; Leconte Bruno,FRX, Set of two memories on the same monolithic integrated circuit.
  10. Fava Thomas F. ; Keith Joseph M. ; Fuller Randy R., Simultaneous, mirror write cache.
  11. Tatsuki Noboru (Tokyo JPX) Funae Hideaki (Tokyo JPX), Time slot switching function diagnostic system.
  12. Fant Karl M. (Minneapolis MN), Two axis fast access memory.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로