$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Plasma etch method incorporating inert gas purge 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/302
출원번호 US-0677531 (2000-10-02)
발명자 / 주소
  • Mu-Tsang Lin TW
  • Pin-Yi Hsin TW
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Co., Ltd. TW
대리인 / 주소
    Tung & Associates
인용정보 피인용 횟수 : 2  인용 특허 : 8

초록

Within a method for forming a plasma etched layer, there is first provided a substrate. There is then formed over the substrate a microelectronic layer. There is then etched within a plasma reactor chamber, and while employing a plasma etch method, the microelectronic layer to form a plasma etched m

대표청구항

1. A method for forming a plasma etched layer comprising:providing a substrate; forming over the substrate a microelectronic layer; etching within a plasma reactor chamber, and while employing a plasma etch method, the microelectronic layer to form a plasma etched microelectronic layer; transferring

이 특허에 인용된 특허 (8)

  1. Davis Cecil J. (Greenville TX) Spencer John E. (Plano TX) Hockersmith Dan T. (Garland TX) Hildenbrand Randall C. (Richardson TX) Brown Frederick W. (Colleyville TX) Kohan Stanford P. (Garland TX), Automated single slice powered load lock plasma reactor.
  2. Ito Natsuko,JPX ; Uesugi Fumihiko,JPX ; Moriya Tsuyoshi,JPX, Method and apparatus for plasma etching.
  3. Linliu Kung,TWX, Method for forming residue free patterned polysilicon layer containing integrated circuit structures.
  4. Kuo So Wein,TWX, Method for reduction of polycide residues.
  5. Ohmi Tadahiro,JPX ; Miyawaki Mamoru,JPX, Method of making a semiconductor device.
  6. Brunemeier Paul E. ; Miu Thomas, Plasma-enhanced flash process.
  7. Ye Yan ; Zhao Xiaoye ; Hsieh Chang-Lin ; Deng Xian-Can,CNX ; Tu Wen-Chiang ; Chu Chung-Fu ; Ma Diana Xiaobing, Post-etch treatment of plasma-etched feature surfaces to prevent corrosion.
  8. Tometsuka Kouji,JPX ; Hirano Mitsuhiro,JPX ; Marubayashi Tetsuya,JPX, Substrate processing apparatus and maintenance method therefor.

이 특허를 인용한 특허 (2)

  1. Ku, Shao-Yen; Yang, Chi-Ming; Chiang, Ming-Tsao; Tzeng, Yu-Fen; Lin, Chin-Hsiang, Integrated apparatus to assure wafer quality and manufacturability.
  2. Kim,Young Gi; Woo,Sang Ho; Choi,Seung Won, Method for fabricating semiconductor device by using PECYCLE-CVD process.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로