최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0752128 (2000-12-29) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 29 인용 특허 : 4 |
An apparatus for identifying requests to main memory as non-cacheable in a computer system with multiple processors includes a main memory, memory cache, processor and cache coherence directory all coupled to a host bridge unit (North bridge). The processor transmits requests for data to the main me
1. An apparatus for identifying non-cacheable requests to main memory in a computer system with multiple processors, comprising:a memory cache coupled to a first bridge unit; a main memory coupled to said first bridge unit; a processor coupled to said first bridge unit, said processor transmitting r
※ AI-Helper는 부적절한 답변을 할 수 있습니다.