최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0375454 (1999-08-17) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 21 인용 특허 : 12 |
An architecture, system and method are provided for efficiently transferring data across multiple processor buses. Cache coherency is maintained among cache storage locations within one or more of those processors, even in instances where a hit-to-modified condition occurs to those cache storage loc
1. A bus interface unit coupled between a first bus and a second bus, said bus interface unit comprising an arbiter coupled to allow completion of a first transaction within the first bus and initiation of a snoop request cycle to a modified cache line within a first bus agent coupled to the first b
※ AI-Helper는 부적절한 답변을 할 수 있습니다.