[특허]Method and apparatus for integrating a metal nitride film in a semiconductor device

[미국특허] Method and apparatus for integrating a metal nitride film in a semiconductor device 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/469
출원번호	US-0002654 (2001-10-18)
발명자 / 주소	Narwankar, Pravin Sahin, Turgut
출원인 / 주소	Applied Materials, Inc.
대리인 / 주소	Blakely Sokoloff Taylor & Zafman
인용정보	피인용 횟수 : 8 인용 특허 : 6

초록 ▼

대표청구항 ▼

The present invention describes a method of processing a substrate. According to the present invention a dielectric layer is formed on the substrate. The dielectric layer is then exposed in a first chamber to activated nitrogen atoms formed in a second chamber to form a nitrogen passivated dielectric layer. A metal nitride film is then formed on the nitrogen passivated dielectric layer. and etching the trench, comprises: flowing a stripping gas and an etching gas into a plasma chamber; and generating a plasma from the stripping gas and etching gas. 7. The method, as recited in claim 6, wherein the simultaneously stripping the trench patterned resist layer, etching the barrier layer, and etching the trench, further comprises stopping the flow of the etching gas so that only stripping gas is flowed into the plasma chamber. 8. The method, as recited in claim 7, wherein the etching gas comprises a fluorine and carbon containing gas. 9. The method, as recited in claim 8, wherein the stopping to flow of the etching gas comprises stopping the flow of the fluorine and carbon containing gas. 10. A method of etching a stack, wherein the stack comprises a barrier layer and a dielectric layer over the barrier layer, comprising: placing a trench patterned resist layer over the dielectric layer; partially etching a trench in the dielectric layer; and simultaneously stripping the trench patterned resist layer, etching completely through the barrier layer, and completing the etching of the previously partially etched trench. 11. The method, as recited in claim 10, further comprising: placing a via patterned resist layer over the dielectric layer; etching a via into the dielectric layer; and stripping the via patterned resist layer, wherein the placing a via patterned resist layer, etching the via, and stripping the via pattern resist layer are done before the placing the trench patterned resist. 12. The method, as recited in claim 11, wherein the etching the via etches the via to the barrier layer.

이 특허에 인용된 특허 (6) 인용/피인용 타임라인 분석

Raaijmakers Ivo, Adhesion layer for tungsten deposition.
상세보기
Mosely Roderick C. ; Van Gogh Jim ; Littau Karl A., Forming tin thin films using remote activated specie generation.
상세보기
Alers Glenn B. ; Roy Pradip Kumar, Method for making an integrated circuit capacitor including tantalum pentoxide.
상세보기
Alers Glenn B., Method for making field effect devices and capacitors with improved thin film dielectrics and resulting devices.
상세보기
DeBoer Scott Jeffrey ; Gealy F. Daniel ; Thakur Randhir P. S., Semiconductor circuit components and capacitors.
상세보기
Chern Chyi ; Chen Wei,TWX ; Liao Marvin ; Tseng Jennifer Meng Chu ; Chang Mei, Wafer surface temperature control for deposition of thin films.
상세보기

이 특허를 인용한 특허 (8) 인용/피인용 타임라인 분석

Boyd, John; Dordi, Yezdi; Arunagiri, Tiruchirapalli; Mooring, Benjamin W.; Parks, John; Thie, William; Redeker, Fritz C.; Howald, Arthur M.; Schoepp, Alan; Hemker, David; Woods, Carl; Yoon, Hyungsuk Alexander; Owczarz, Aleksander, Controlled ambient system for interface engineering.
상세보기
Chen, Chia-Lin; Lee, Tze Liang; Chen, Shih-Chang, Device performance improvement by heavily doped pre-gate and post polysilicon gate clean.
상세보기
Yang, Chih-Chao; Edelstein, Daniel C.; Molis, Steven E., Enhanced diffusion barrier for interconnect structures.
상세보기
Yang, Chih-Chao; Edelstein, Daniel C.; Molis, Steven E., Enhanced diffusion barrier for interconnect structures.
상세보기
Yang, Chih-Chao; Edelstein, Daniel C., High-nitrogen content metal resistor and method of forming same.
상세보기
Asai, Masayuki; Horii, Sadayoshi; Kitayama, Kanako; Tsuneda, Masayuki, Manufacturing method of semiconductor device and substrate processing apparatus.
상세보기
Swerts, Johan; De Witte, Hilde; Maes, Jan Willem; Pomarede, Christophe F.; Haverkort, Ruben; Wan, Yuet Mei; De Blank, Marinus J.; Van Der Jeugd, Cornelius A.; Beulens, Jacobus Johannes, Remote plasma activated nitridation.
상세보기
Chen, Chia-Lin; Lee, Tze-Liang; Chen, Shih-Chang, Semiconductor wafer manufacturing methods employing cleaning delay period.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

[미국특허] Method and apparatus for integrating a metal nitride film in a semiconductor device 원문보기