[특허]Method for hermetic leadless device interconnect using a submount

[미국특허] Method for hermetic leadless device interconnect using a submount 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01B-017/26 H01H-001/02 H01L-021/30 H01L-029/40
출원번호	US-0513634 (2000-02-28)
발명자 / 주소	Zolnowski, Dennis Ronald
출원인 / 주소	Agere Systems Inc.
대리인 / 주소	Lowenstein Sandler PLC
인용정보	피인용 횟수 : 5 인용 특허 : 24

초록 ▼

In accordance with the invention, a semiconductor device having an electrical input/output contact surface is hermetically sealed and provided with connections via a submount such as a two-level ceramic substrate. The device is provided with a contact surface having a sealable peripheral contact and one or more interior contacts. The submount is provided with a peripheral sealable contact corresponding to the device peripheral contact and one or more feed-through contacts corresponding to the device interior contacts. The sealable peripheral contacts surround the interior contacts providing heremetic sealing.

대표청구항 ▼

1. A method of hermetically sealing and providing with electrical connections a semiconductor device having an electrical input/output contact surface including at least one contact in a region to be sealed comprising the steps of: providing the device with a sealable peripheral contact around the region to be sealed; providing a submount for receiving the device, the submount comprising an insulating body having a first level including mounting contact surface and a second level, the mounting contact surface including a sealable peripheral contact corresponding to the device peripheral contact and a feed-through electrical contact to the second level corresponding to the contact to be sealed; and soldering the device on the submount so that the device sealable peripheral contact seals with the submount peripheral contact and the device interior contact connects with the submount feed-through contact. 2. The method of claim 1 wherein the submount first level includes a lead to the sealable peripheral contact on the mounting surface and the submount second level includes a lead to the feed-through contact. 3. The method of claim 1 wherein the soldering is carried out in a dry inert gaseous ambient.

이 특허에 인용된 특허 (24) 인용/피인용 타임라인 분석

Tokuda Masahide,JPX ; Kato Takeshi,JPX ; Itoh Hiroyuki,JPX ; Yagyu Masayoshi,JPX ; Fujita Yuuji,JPX ; Usami Mitsuo,JPX, Chip connection structure having diret through-hole connections through adhesive film and wiring substrate.
상세보기
Yamaguchi Kouichi,JPX ; Hamada Noriaki,JPX ; Yonekura Hideto,JPX ; Kubota Takeshi,JPX ; Kunimatsu Yasuyoshi,JPX ; Tami Yasuhide,JPX ; Higashi Masahiko,JPX ; Furukubo Yohji,JPX, Circuit board.
상세보기
Katz Avishay (Westfield NJ) Lee Chien-Hsun (North Plainfield NJ) Tai King L. (Berkeley Heights NJ), Debondable metallic bonding method.
상세보기
Bloom Terry R. (Middlebury IN), Electrically conductive, hermetic vias and their use in high temperature chip packages.
상세보기
Chason Marc K. (Schaumburg IL) Kotecki Carl A. (Palatine IL) Tomase Joseph P. (Libertyville IL) Onystok Michael J. (Bloomingdale IL) Ryback Donald J. (Northbrook IL) Kinsman Robert G. (Naperville IL), Electrostatically sealed piezoelectric device.
상세보기
Zhang Xia ; McIntyre David G. ; Tang William Chi-Keung, Fabrication method for encapsulated micromachined structures.
상세보기
Lischner David ; Nika Raymond J. ; Ronemus James Robert, Heatspreader for a flip chip device, and method for connecting the heatspreader.
상세보기
Schulman Joseph H. ; Canfield Lyle Dean, Hermetically sealed electrical feedthrough for use with implantable electronic devices.
상세보기
Kong Alvin M. (Los Angeles CA) Lau James C. (Torrance CA) Chan Steven S. (Alhambra CA), Mass simultaneous sealing and electrical connection of electronic devices.
상세보기
Brand J. Michael, Method and apparatus for filling a gap between spaced layers of a semiconductor.
상세보기
Beck Walter,DEX ; Roethlingshoefer Walter,DEX ; Nitsche Detlef,DEX, Method for manufacturing ceramic multilayer circuit.
상세보기
Nelson Bradley H. (Austin TX), Method of assembling stacks of integrated circuit dies.
상세보기
Wei Chengping ; Shi Song Q. ; Lee Hsing-Chung, Method of manufacturing an integrated electro-optical package.
상세보기
Ruby Richard C. ; Bell Tracy E. ; Geefay Frank S. ; Desai Yogesh M., Microcap wafer-level package with vias.
상세보기
Lebaschi Ali, Multi-layer PCB blockade-via pad-connection.
상세보기
Hall Douglas W. ; Jakobson Paul A. ; Sharps Julia Alyson ; Bartholomew Roger F., Packaging of high power semiconductor lasers.
상세보기
Higashida Takaaki,JPX ; Kumagai Koichi,JPX ; Matsuo Takahiro,JPX, Semiconductor element-mounting board and semiconductor device.
상세보기
Arima Hideo (Yokohama JPX) Matsui Kiyoshi (Yokohama JPX) Takeda Kenji (Kamakura JPX), Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositel.
상세보기
Soga Tasao (Hitachi JPX) Goda Marahiro (Hitachi JPX) Nakano Fumio (Hitachi JPX) Kushima Tadao (Ibaraki JPX) Ushifusa Nobuyuki (Hitachi JPX) Kobayashi Fumiyuki (Sagamihara JPX) Sawahata Mamoru (Hitach, Semiconductor resin package structure.
상세보기
Brady Michael F. (Morrisville PA) Deshmukh Rajan D. (Yardley PA), Solder self-alignment methods.
상세보기
Hirose Shinichi,JPX ; Mizuno Naohito,JPX, Structure for mounting electronic components and method for mounting the same.
상세보기
Beilin Solomon I. (San Carlos CA) Peters Michael G. (Santa Clara CA) Lee Michael G. (San Jose CA) Wang Wen-chou V. (Cupertino CA), Through hole interconnect substrate fabrication process.
상세보기
Mitchell Craig S. ; Distefano Thomas H., Vacuum dispense apparatus for dispensing an encapsulant.
상세보기
Ohmuro Kazuhiko,JPX, Wiring structure for semiconductor element and method for forming the same.
상세보기

이 특허를 인용한 특허 (5) 인용/피인용 타임라인 분석

Fjelstad, Joseph C, Flexible circuit assembly without solder.
상세보기
Carlson, Gregory A.; Summers, Jeffery F., Hermetic interconnect structure and method of manufacture.
상세보기
Tomoda, Katsuhiro; Hirao, Naoki; Biwa, Goshi, Light emitting unit and display device.
상세보기
Whitney, Peter S.; Flanders, Dale C., Method and system for avoiding package induced failure in swept semiconductor source.
상세보기
Whitney, Peter S.; Flanders, Dale C., Method and system for avoiding package induced failure in swept semiconductor source.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[미국특허] Method for hermetic leadless device interconnect using a submount 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허에 인용된 특허 (24) 인용/피인용 타임라인 분석

이 특허를 인용한 특허 (5) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[미국특허] Method for hermetic leadless device interconnect using a submount 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허에 인용된 특허 (24) 인용/피인용 타임라인 분석

이 특허를 인용한 특허 (5) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허 더보기

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

활용도 Top5 특허