$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-001/04
출원번호 US-0452274 (1999-11-30)
발명자 / 주소
  • Yang, Jeongsik
  • Kim, Young Gon
  • Tung, Chiayao S.
  • Chang, Shuen-Chin
  • Park, Yong E.
출원인 / 주소
  • Integrated Memory Logic, Inc.
대리인 / 주소
    Sidley Austin Brown & Wood LLP
인용정보 피인용 횟수 : 16  인용 특허 : 13

초록

A synchronous bus system includes a clock line having a forward direction clock segment and a reverse direction clock segment connected to each of a plurality of devices. The forward direction clock segment carries a forward direction clock signal, and the reverse direction clock segment carries a r

대표청구항

A synchronous bus system includes a clock line having a forward direction clock segment and a reverse direction clock segment connected to each of a plurality of devices. The forward direction clock segment carries a forward direction clock signal, and the reverse direction clock segment carries a r

이 특허에 인용된 특허 (13) 인용/피인용 타임라인 분석

  1. Donald V. Perino ; Haw-Jyh Liaw ; Kevin S. Donnelly, Apparatus and method for reducing clock signal phase skew in a master-slave system with multiple latent clock cycles.
  2. Aoki Yasushi,JPX ; Baba Mitsuo,JPX ; Katayama Atsushi,JPX, Bit synchronizing circuit.
  3. Toyonaga Masahiko,JPX ; Yoshida Hisato,JPX ; Muraoka Michiaki,JPX, Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronize.
  4. Vartti Kelvin S. (Vadnais Heights MN) Kubista Thomas T. (Eagan MN), Clock phase detecting system for detecting the phase difference between two clock phases regardless of which of the two.
  5. Bedell Daniel J. ; Miller Charles A., Clock signal deskewing system.
  6. Shibayama Atsufumi,JPX, Clock signal distribution circuit.
  7. Sato Hiroshi (Kanagawa JPX) Seno Katsunori (Kanagawa JPX), Clock synchronizing circuit.
  8. Watanabe Naoya,JPX ; Morooka Yoshikazu,JPX, Memory system capable of reducing timing skew between clock signal and data.
  9. Grover Wayne D. (Edmonton CAX), Method and apparatus for clock distribution and for distributed clock synchronization.
  10. Johnson Leith L. ; Fotland David A., Method and apparatus for generating and distributing clock signals with minimal skew.
  11. Gasbarro James A. (Mountain View CA) Horowitz Mark A. (Palo Alto CA) Barth Richard M. (Palo Alto CA) Lee Winston K. M. (South San Francisco CA) Leung Wingyu (Cupertino CA) Farmwald Paul M. (Portola V, Method and circuitry for minimizing clock-data skew in a bus system.
  12. Miller Charles A. (Fremont CA), Signal deskewing system for synchronous logic circuit.
  13. Toda Haruki,JPX, System for fast data transfer between memory modules and controller using two clock lines each having a go line portion and a return line portion.

이 특허를 인용한 특허 (16) 인용/피인용 타임라인 분석

  1. Prodanov,Vladimir; Banu,Mihai, AC technique for eliminating phase ambiguity in clocking signals.
  2. Banu, Mihai; Feng, Yiping, Active array calibration.
  3. Hsieh,Bowei; Liou,Ming Shi, Apparatus for adjusting timing of memory signals.
  4. Prodanov,Vladimir; Banu,Mihai, Average time extraction circuit for eliminating clock skew.
  5. Banu, Mihai, Calibrating a serial interconnection.
  6. Banu, Mihai, Calibrating a serial interconnection.
  7. Shin,Young min, Circuit to detect clock delay and method thereof.
  8. Saeki, Takanori, Clock controlling method and circuit.
  9. Koto, Kazuhiro, Clock-synchronous communication apparatus and communication system.
  10. Gau, Shyh-Pyng, High-speed data buffer.
  11. Rojas-Cessa, Roberto; Salehin, Khondaker M., Measurement of clock skew between two remote hosts connected through computer networks.
  12. Ware,Frederick A., Memory controller device.
  13. Schnell, Josef; Hummler, Klaus; Oh, Jong Hoon; Ellis, Wayne Frederick; Kim, Jung Pill; Kiehl, Oliver; Beldiman, Octavian; Collins, Lee Ward, Method and apparatus for synchronizing memory enabled systems with master-slave architecture.
  14. Hsieh,Bowei; Liou,Ming Shi, Method and related apparatus for adjusting timing of memory signals.
  15. Martin, G. Patrick, Methods for determining a reference signal at any location along a transmission media.
  16. Jung, Inhwa, Receiver circuit for correcting skew, semiconductor apparatus and system including the same.

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로