$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of executing an interpreter program 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/45
출원번호 US-0455130 (1999-12-06)
우선권정보 EP-0204163 (1998-12-08)
발명자 / 주소
  • Hoogerbrugge, Jan
  • Augusteijn, Alexander
출원인 / 주소
  • Koninklijke Philips Electronics N.V.
인용정보 피인용 횟수 : 11  인용 특허 : 21

초록

A threaded interpreter (916) is suitable for executing a program comprising a series of program instructions stored in a memory (904). For the execution of a program instruction the threaded interpreter includes a preparatory unit (918) for executing a plurality of preparatory steps making the progr

대표청구항

1. A system for generating an executable interpreter for interpreting a program comprising a series of program instructions, the system comprising a compiler for translating the interpreter from a source code into machine instructions, the interpreter in the source code comprising: a preparatory

이 특허에 인용된 특허 (21)

  1. Adams Phillip M., Accelerator for interpretive environments.
  2. Cmelik Robert F. ; Ditzel David R. ; Kelly Edmund J. ; Hunter Colin B. ; Laird Douglas A. ; Wing Malcolm John ; Zyner Grzegorz B., Combining hardware and software to provide an improved microprocessor.
  3. Fleck Rod G. ; Mattela Venkat ; Chesters Eric ; Afsar Muhammad, Data processing device with loop pipeline.
  4. Rodriguez John E., Fast just-in-time (JIT) scheduler.
  5. Heishi Taketo,JPX ; Tanaka Tetsuya,JPX ; Higaki Nobuo,JPX ; Takayama Shuishi,JPX ; Odani Kensuke,JPX, Instruction converting apparatus using parallel execution code.
  6. Jessen Jay Alan (Santa Clara CA) Nagarajan Palanivelu (Campbell CA) Flynn Sean Ludlow (Cupertino CA) Schneider James Alan (San Jose CA), Interpreter for performing remote testing of computer systems.
  7. Grove Daniel D., Interpreter for stack-based languages.
  8. Griesemer Robert, Interpreter generation and implementation utilizing interpreter states and register caching.
  9. Grove Daniel D., Interpreter with reduced memory access and improved jump-through-register handling.
  10. Komatsu Hideaki,JPX ; Momose Hiroyuki,JPX ; Ogata Kazunori,JPX, Just in time compiler technique.
  11. Ebcioglu Mahmut Kemal ; Groves Randall Dean, Method and apparatus for dynamic conversion of computer instructions.
  12. Chung Jin-Chin (Hsinchu TX TWX) Wu Chuan-Lin (Austin TX), Multi-threaded microprocessor architecture utilizing static interleaving.
  13. Iizuka Hiroshi (Tokyo JPX), Parallel processing device to operate with parallel execute instructions.
  14. Walsh Robert J. ; Miller Bradley, Parallel processing system for virtual processor implementation of machine-language instructions.
  15. Schepers Jorg,DEX, Process for dividing instructions of a computer program into instruction groups for parallel processing.
  16. Menno M. Lindwer NL, Processing device for executing virtual machine instructions that includes instruction refeeding means.
  17. Tremblay Marc ; O'Connor James Michael, Processor for executing instruction sets received from a network or from a local memory.
  18. John S. Yates, Jr. ; David L. Reese ; Korbin S. Van Dyke, Recording in a program execution profile references to a memory-mapped active device.
  19. Subram Narasimhan ; Curtis Allred ; Mark Stemm ; Hari Balakrishnan, Remote monitoring and control of equipment over computer networks using a single web interfacing chip.
  20. Imai Toru (Kanagawa JPX) Sirakawa Kenji (Kanagawa JPX), System for compiling iterated loops based on the possibility of parallel execution.
  21. Candy Donald W. (Richardson TX) Ott Granville (Lubbock TX), Threaded interpretive data processor.

이 특허를 인용한 특허 (11)

  1. Jung, Chang Hee; Lim, Dae Seob; Lee, Jae Jin; Han, Sang Yong, Adaptive execution method for multithreaded processor-based parallel system.
  2. Wu, Fan; Sun, Yanmeng, Compiling method, compiling apparatus and computer system for a loop in a program.
  3. Ichino, Kiyohisa, Information processing apparatus having process units operable in parallel.
  4. Lin, Tay-Jyi; Chao, Chie-Min; Liu, Chih-Wei; Jen, Chein-Wei; Liao, I-Tao; Huang, Po-Han, Method and corresponding apparatus for compiling high-level languages into specific processor architectures.
  5. Rangachari,Achutha Raman, Methods and apparatus for executing instructions in parallel.
  6. Rangachari, Achutha Raman, Methods and apparatus of an architecture supporting execution of instructions in parallel.
  7. Linden,Randal N., Multiple stage program recompiler and method.
  8. Linden, Randal N., Multiple stage program recompiler using information flow determination.
  9. Elliott, Scott; Hutchinson, Phillip R., System and method for trans-compiling video games.
  10. Edara,Vidyasagar; Zimmerman,Paul; Raz,Yair; Bommaji,Anuradha, System and method of utilizing a hardware component to execute an interpretive language.
  11. Stone,Alan E, Virtual machine to provide compiled code to processing elements embodied on a processor device.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로