$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device with diamond-like carbon layer as a polish-stop layer 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-029/40
  • H01L-023/52
출원번호 US-0021123 (2001-10-30)
발명자 / 주소
  • Clevenger, Lawrence A.
  • Hsu, Louis L. C.
  • Stephens, Jeremy K.
  • Wise, Michael
출원인 / 주소
  • International Business Machines Corporation, Infineon Technologies North America Corp.
대리인 / 주소
    DeLio & Peterson, LLC
인용정보 피인용 횟수 : 3  인용 특허 : 24

초록 ▼

A semiconductor structure includes a diamond-like carbon layer as a polish-stop for patterning a metal level into an inter-level dielectric substrate in a damascene process flow. The semiconductor structure includes a substrate having a dielectric layer followed by the diamond-like carbon layer on a

대표청구항

20000607, 2000-589818, 6348395

이 특허에 인용된 특허 (24)

  1. Jaso Mark A. (Yorktown Heights NY) Jones Paul B. (Wappingers Falls NY) Meyerson Bernard S. (Yorktown Heights NY) Patel Vishnubhai V. (Yorktown Heights NY), CVD diamond or diamond-like carbon for chemical-mechanical polish etch stop.
    상세보기
  2. Cohen Stephan Alan (Wappingers Falls NY) Edelstein Daniel Charles (New Rochelle NY) Grill Alfred (White Plains NY) Paraszczak Jurij Rostyslav (Pleasantville NY) Patel Vishnubhai Vitthalbhai (Yorktown, Diamond-like carbon for use in VLSI and ULSI interconnect systems.
    상세보기
  3. Grill Alfred ; Hummel John Patrick ; Jahnes Christopher Vincent ; Patel Vishnubhai Vitthalbhai ; Saenger Katherine Lynn, Dual damascene processing for semiconductor chip interconnects.
    상세보기
  4. Somekh Sasson, Etch stop layer for dual damascene process.
    상세보기
  5. Masuda Shuichi,JPX, External combustion oxidation apparatus.
    상세보기
  6. Hirota Toshiyuki,JPX ; Nakagawa Shinji,JPX, Forming a trench mask comprising a DLC and ASH protecting layer.
    상세보기
  7. Arnold Norbert, Integrated circuit devices including shallow trench isolation.
    상세보기
  8. Grill Alfred ; Patel Vishnubhai Vitthalbhai, Low dielectric constant amorphous fluorinated carbon and method of preparation.
    상세보기
  9. Grill Alfred ; Patel Vishnubhai Vitthalbhai, Low dielectric constant amorphous fluorinated carbon and method of preparation.
    상세보기
  10. Joyner Keith A., Method for forming an isolation structure in a substrate.
    상세보기
  11. Jing-Cheng Lin TW; Shau-Lin Shue TW; Chen-Hua Yu TW, Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process.
    상세보기
  12. Geffken Robert M. ; Luce Stephen E., Method of forming a self-aligned copper diffusion barrier in vias.
    상세보기
  13. Timothy J. Dalton ; Andrew P. Cowley ; Peter A. Emmi ; Erdem Kaltalioglu ; Vincent J. McGahay, Method of forming an on-chip decoupling capacitor with bottom hardmask.
    상세보기
  14. Chow Ming-Fea (Poughquagh NY) Guthrie William L. (Hopewell Junction NY) Kaufman Frank B. (Amawalk NY), Method of forming fine conductive lines, patterns and connectors.
    상세보기
  15. Chan Lap ; Cha Cher Liang,SGX ; Lee Teck Koon,SGX, Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing.
    상세보기
  16. Oh Yong-Chul,KRX, Methods of forming trench isolation regions using preferred stress relieving layers and techniques to inhibit the occurrence of voids.
    상세보기
  17. Beilin Solomon I. ; Lee Michael G. ; Chou William T. ; Moresco Larry Louis ; Wang Wen-chou Vincent, Methods of planarizing structures on wafers and substrates by polishing.
    상세보기
  18. Jang S. M.,TWX ; Yu C. H.,TWX, Planarization of shallow trench isolation by differential etchback and chemical mechanical polishing.
    상세보기
  19. Ronay Maria, Polish process and slurry for planarization.
    상세보기
  20. Perry Jeff ; Bergemont Albert, Process for fabricating trench isolation structure for integrated circuits.
    상세보기
  21. Jang S. M.,TWX ; Chen Y. H.,TWX ; Yu C. H.,TWX, Self-planarized gapfilling for shallow trench isolation.
    상세보기
  22. Moslehi Mehrdad M., Ultra high-speed chip interconnect using free-space dielectrics.
    상세보기
  23. Moslehi Mehrdad M., Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics.
    상세보기
  24. Gardner Donald S. (Mountain View CA), Wetting layer sidewalls to promote copper reflow into grooves.
    상세보기

이 특허를 인용한 특허 (3)

  1. Chen, Yanfeng; Tang, Yunjun; Qian, Yana; Yang, Ming M.; Li, Yunfei; Anderson, Paul E., Damascene process using PVD sputter carbon film as CMP stop layer for forming a magnetic recording head.
    상세보기
  2. Kim,Dong Chan; Kang,Chang Jin; Chi,Kyeong Koo; Chung,Sung Hoon, Methods of forming field effect transistors having t-shaped gate electrodes using carbon-based etching masks.
    상세보기
  3. Drummer,Heike; Kreupl,Franz; S채nger,Annette; Engelhardt,Manfred; Sell,Bernhard; Thieme,Peter, Process for producing and removing a mask layer.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로