$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device having an adhesion layer 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/3213
  • H01L-023/48
  • H01L-021/306
출원번호 US-0660884 (2000-09-12)
우선권정보 JP-0140584 (1998-05-07)
발명자 / 주소
  • Akahori, Takashi
출원인 / 주소
  • Tokyo Electron Limited
대리인 / 주소
    Finnegan, Henderson, Farabow, Garrett & Dunner LLP
인용정보 피인용 횟수 : 21  인용 특허 : 9

초록

Insulating films 21 through 24 of CF films (fluorine-contained carbon films) are formed on a substrate (not shown). In addition, Cu wiring layers 25 and 26 are formed on the CF films 21 and 23 via an adhesion layer 29 which comprises a Ti layer and a TiC layer. By forming the insulating films 21 thr

대표청구항

1. A semiconductor device comprising: a substrate; an insulating film of a fluorine-contained carbon film formed on said substrate, wherein the surface of said insulating film is irradiated with hydrogen plasma; a wiring layer of copper formed on said insulating film; and an adhesion layer form

이 특허에 인용된 특허 (9)

  1. Cohen Stephan Alan (Wappingers Falls NY) Edelstein Daniel Charles (New Rochelle NY) Grill Alfred (White Plains NY) Paraszczak Jurij Rostyslav (Pleasantville NY) Patel Vishnubhai Vitthalbhai (Yorktown, Diamond-like carbon for use in VLSI and ULSI interconnect systems.
  2. Yamazaki Shumpei (Tokyo JPX), Electric circuit having superconducting multilayered structure and manufacturing method for same.
  3. Matsubara Yoshihisa,JPX ; Noguchi Ko,JPX ; Ito Shinya,JPX ; Oda Noriaki,JPX ; Matsumoto Akira,JPX ; Ishigami Takashi,JPX ; Nakamae Masahiko,JPX ; Horiuchi Tadahiko,JPX ; Endo Kazuhiko,JPX ; Tatsumi T, Insulating film comprising amorphous carbon fluoride, a semiconductor device comprising such an insulating film.
  4. Simon Chooi SG; Subhash Gupta SG; Mei-Sheng Zhou SG; Sangki Hong SG, Non metallic barrier formations for copper damascene type interconnects.
  5. Matsumoto Yoshishige,JPX ; Ohnishi Yoshitake,JPX ; Endo Kazuhiko,JPX ; Tatsumi Toru,JPX, Semiconductor device and manufacturing method of the same.
  6. Matsubara Yoshihisa,JPX ; Endo Kazuhiko,JPX, Semiconductor device capable of having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material and method of manufacturing the same.
  7. Hoshino Kazuhiro (Tokyo JPX), Semiconductor device using copper metallization.
  8. Yamada Masahiro,JPX ; Ito Youbun,JPX ; Inazawa Kouichiro,JPX ; Toure Abron ; Hinata Kunihiko ; Sakima Hiromi, Semiconductor processing method and system using C.sub.5 F.sub.8.
  9. Yan Chun ; Ye Yan ; Ma Diana, System and method for etching organic anti-reflective coating from a substrate.

이 특허를 인용한 특허 (21)

  1. Lin, Mou-Shiung, High performance system-on-chip inductor using post passivation process.
  2. Lin, Mou-Shing, High performance system-on-chip using post passivation process.
  3. Lin, Mou-Shiung, High performance system-on-chip using post passivation process.
  4. Lin, Mou-Shiung; Lee, Jin-Yuan, Method for making high-performance RF integrated circuits.
  5. Lin, Mou-Shiung; Lee, Jin-Yuan, Method for making high-performance RF integrated circuits.
  6. Lee, Jin-Yuan; Chen, Ying-Chih; Lin, Mou-Shiung, Method of wire bonding over active area of a semiconductor circuit.
  7. Lee, Jin-Yuan; Chen, Ying-Chih; Lin, Mou-Shiung, Method of wire bonding over active area of a semiconductor circuit.
  8. Lee, Jin-Yuan; Chen, Ying-Chih; Lin, Mou-Shiung, Method of wire bonding over active area of a semiconductor circuit.
  9. Lee, Jin-Yuan; Chen, Ying-Chih; Lin, Mou-Shiung, Method of wire bonding over active area of a semiconductor circuit.
  10. Lee, Jin-Yuan; Chen, Ying-Chih; Lin, Mou-Shiung, Method of wire bonding over active area of a semiconductor circuit.
  11. Lee, Jin-Yuan; Chen, Ying-chih, Method of wire bonding over active area of a semiconductor circuit.
  12. Lin, Mou-Shiung; Chou, Chiu-Ming; Chou, Chien-Kang, Post passivation interconnection process and structures.
  13. Lin, Mou-Shiung; Chou, Chiu-Ming; Chou, Chien-Kang, Post passivation interconnection structures.
  14. Nakagawa, Hideo; Ikeda, Atsushi; Aoi, Nobuo, Semiconductor device including a barrier metal film.
  15. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  16. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  17. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  18. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  19. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  20. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  21. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로