$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device and a method of producing the same 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-021/44
  • H01L-021/4763
출원번호 US-0572874 (2000-05-18)
우선권정보 JP-0363933 (1999-12-22)
발명자 / 주소
  • Kawai, Kenji
출원인 / 주소
  • Renesas Technology Corp.
대리인 / 주소
    McDermott, Will & Emery
인용정보 피인용 횟수 : 6  인용 특허 : 9

초록

An anti-reflection coating5used at time of forming a first contact hole6is interposed between a first insulating layer4and a second insulating layer80, and the anti-reflection coating5is served as an etching prevention film for the first insulating layer4at time of forming a second contact hole9in t

대표청구항

1. The semiconductor device comprising: an electrode layer formed on a part of a semiconductor layer; a first insulating layer formed by covering said semiconductor layer and said electrode layer and by sequentially laminating a first insulating film and a first anti-reflection coating; a fi

이 특허에 인용된 특허 (9)

  1. Ryan Vivian W. (Nutley NJ) Schutz Ronald J. (Warren NJ), Aluminum metallization doped with iron and copper to prevent electromigration.
  2. Harvey Ian, Integrated circuit device interconnection techniques.
  3. Tseng Horng-Huei,TWX, Method for fabricating multi-level interconnection.
  4. Kim Jae K. (Seoul KRX), Method for forming a connection device in a semiconductor device.
  5. Mehta Sunil D. ; Li Xiao-Yu, Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect.
  6. Hao Chung Peng,TWX ; Huang Chung Lin,TWX ; Yuan Lee Chung,TWX ; Lee Pei-Ing,TWX ; Chen Wu Hsiung,TWX, Method for manufacturing DRAM having a redundancy circuit region.
  7. Yamanaka Toshiaki,JPX ; Kimura Shin'ichiro,JPX ; Matsuoka Hideyuki,JPX ; Sakata Takeshi,JPX ; Sekiguchi Tomonori,JPX, Semiconductor integrated circuit device.
  8. Nakamura Yoshitaka,JPX ; Tamaru Tsuyoshi,JPX ; Fukuda Naoki,JPX ; Goto Hidekazu,JPX ; Asano Isamu,JPX ; Aoki Hideo,JPX ; Kawakita Keizo,JPX ; Yamada Satoru,JPX ; Tanaka Katsuhiko,JPX ; Sakuma Hiroshi, Semiconductor integrated circuit device in which a conductive film is formed over a trap film which in turn is formed over a titanium film.
  9. Matsuoka Hideyuki,JPX ; Kimura Shinichiro,JPX ; Yamanaka Toshiaki,JPX, Semiconductor memory device and a method for fabricating the same.

이 특허를 인용한 특허 (6)

  1. Wutte, Britta, Integrated power transistor circuit having a current-measuring cell.
  2. Kanamura,Ryuichi, Semiconductor device.
  3. Nakamura,Makiko, Semiconductor device having a tapered interconnection with insulating material on conductive sidewall thereof within through hole.
  4. Yang, Hee Jung, Semiconductor device having decreased contact resistance and method for manufacturing the same.
  5. Yang, Hee Jung, Semiconductor device having decreased contact resistance and method for manufacturing the same.
  6. Maki, Yukio, Semiconductor device having non-planar interface between a plug layer and a contact layer.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로