최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0845604 (2001-04-27) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 79 인용 특허 : 5 |
A double-gate vertical MOSFET transistor is described along with an associated fabrication method. The MOSFET transistor is configured with separate gates on each side of a vertical source-drain channel that is capped by an insulation layer. The fabrication process generally comprises forming a sili
1. A method of fabricating a double-gate vertical channel MOSFET, having separate gates, on a substrate, comprising:forming a silicon-insulator stack wherein a silicon fin is capped with insulation;insulating the vertical surfaces of the silicon fin;forming separate Rate electrodes on opposing sides
※ AI-Helper는 부적절한 답변을 할 수 있습니다.