$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Apparatus for plating and polishing a semiconductor workpiece 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • C25D-017/00
출원번호 US-0941360 (2001-08-28)
발명자 / 주소
  • Talieh, Homayoun
  • Uzoh, Cyprian Emeka
출원인 / 주소
  • Nutool, Inc.
대리인 / 주소
    Pillsbury Winthrop LLP
인용정보 피인용 횟수 : 11  인용 특허 : 20

초록

The present invention provides a method and apparatus that plates/deposits a conductive material on a semiconductor substrate and then polishes the same substrate. This is achieved by providing multiple chambers in a single apparatus, where one chamber can be used for plating/depositing the conducti

대표청구항

1. A pad assembly for plating and polishing a semiconductor workpiece, comprising:a cylindrical anode having an outer surface; anda plurality of pad strips mounted on the cylindrical anode which protrudes from the outer surface of the cylindrical anode and configured to planarize and fill cavities o

이 특허에 인용된 특허 (20)

  1. Kasashima Tatsuji (Toyanaka JPX) Morita Shuji (Kobe JPX) Hayami Hiroyuki (Itami JPX) Ose Seiroku (Higashiosaka JPX) Takada Yoshinori (Amagasaki JPX) Nozaki Fumihiro (Nishinomiya JPX), Apparatus for producing electrodeposited wires.
  2. Talieh Homayoun (San Jose CA), Chemical mechanical polishing apparatus with improved slurry distribution.
  3. Brusic Vlasta A. ; Marino Jeffrey Robert ; O'Sullivan Eugene John ; Sambucetti Carlos Juan ; Schrott Alejandro Gabriel ; Uzoh Cyprian Emeka, Cobalt-tin alloys and their applications for devices, chip interconnections and packaging.
  4. Koontz Donald E. (Summit NJ) Turner Dennis R. (Chatham Township ; Morris County NJ), Continuous electrochemical processing apparatus.
  5. Uzoh Cyprian E., Continuous highly conductive metal wiring structures and method for fabricating the same.
  6. Palnik Karl (Huntingdon Valley PA), Electrolytic plating apparatus.
  7. Imazu Tsukasa (Chiba JPX) Kimura Mitsuo (Chiba JPX) Saito Yoshiyuki (Chiba JPX) Ishiwatari Nobuyoshi (Chiba JPX) Miyano Yoshio (Chiba JPX) Kondo Mikio (Chiba JPX), Electrolytic processing apparatus for metallic members.
  8. Dubin Valery, Electroplating apparatus.
  9. Ichinose Hirofumi,JPX ; Sawayama Ippei,JPX ; Hasebe Akio,JPX ; Murakami Tsutomu,JPX ; Hisamatsu Masaya,JPX ; Shinkura Satoshi,JPX ; Ueno Yukie,JPX, Etching method and process for producing a semiconductor element using said etching method.
  10. Ting Chiu H. ; Holtkamp William H., Integrated vacuum and plating cluster system.
  11. Talieh Homayoun (Santa Clara County CA) Weldon David Edwin (Santa Cruz County CA), Linear polisher and method for semiconductor wafer planarization.
  12. Lin Mei-Mei (P.O. Box 10160 Taipei TWX), Manufacturing process for making copper-plated aluminum wire and the product thereof.
  13. Talieh Homoyoun (Sunnyvale CA) Tepman Avi (Cupertino CA) Kieu Hoa Thi (Sunnyvale CA) Wang Chien-Rhone (Milpitas CA), Material deposition method for integrated circuit manufacturing.
  14. Kadija Igor V. (118 Sherwood Rd. Ridgewood NJ 07450), Method and apparatus for manufacturing interconnects with fine lines and spacing.
  15. Uzoh Cyprian Emeka ; Harper James McKell Edwin, Method of electrochemical mechanical planarization.
  16. Liu Yauh-Ching ; Perng Dung-Ching, Method of single step damascene process for deposition and global planarization.
  17. Simon Andrew H. ; Uzoh Cyprian E., Open-bottomed via liner structure and method for fabricating same.
  18. Ishida Hirofumi (Kanagawa JPX), Plating device for wafer.
  19. Watts John D. (2 Mohawk Drive Clinton CT 06413), Surface finishing and plating method.
  20. Talieh Homayoun (San Jose CA) Weldon David E. (Los Gatos CA) Nagorski Boguslaw A. (San Jose CA), Wafer polishing machine with fluid bearings.

이 특허를 인용한 특허 (11)

  1. Mayer, Steven T.; Drewery, John S., Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation.
  2. Mayer,Steven T.; Reid,Jonathan D.; Rea,Mark L.; Emesh,Ismail T.; Meinhold,Henner W.; Drewery,John S., Method for planar electroplating.
  3. Reid, Jonathan; Varadarajan, Sesha; Emekli, Ugur, Methods and apparatus for depositing copper on tungsten.
  4. Reid, Jonathan; Varadarajan, Sesha; Emekli, Ugur, Methods and apparatus for depositing copper on tungsten.
  5. Mayer, Steven T.; Porter, David W., Modulated metal removal using localized wet etching.
  6. Mayer, Steven T.; Svirchevski, Julia; Drewery, John Stephen, Pad-assisted electropolishing.
  7. Mayer, Steven T.; Drewery, John S.; Hill, Richard S.; Archer, Timothy M.; Kepten, Avishai, Selective electrochemical accelerator removal.
  8. Mayer, Steven T.; Drewery, John; Hill, Richard S.; Archer, Timothy; Kepten, Avishai, Selective electrochemical accelerator removal.
  9. Mayer, Steven T.; Stowell, Marshall R.; Drewery, John S.; Hill, Richard S.; Archer, Timothy M.; Kepten, Avishai, Selective electrochemical accelerator removal.
  10. Mayer, Steven T.; Rea, Mark L.; Hill, Richard S.; Kepten, Avishai; Stowell, R. Marshall; Webb, Eric G., Topography reduction and control by selective accelerator removal.
  11. Mayer, Steven T.; Rea, Mark L.; Hill, Richard S.; Kepten, Avishai; Stowell, R. Marshall; Webb, Eric G., Topography reduction and control by selective accelerator removal.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로