$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of fabricating a semiconductor device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/4763
출원번호 US-0078284 (2002-02-15)
발명자 / 주소
  • Vanhaelemeersch, Serge
  • Maex, Karen
출원인 / 주소
  • Interuniversitair Microelektronica Centrum (IMEC)
대리인 / 주소
    Knobbe Martens Olson & Bear LLP
인용정보 피인용 횟수 : 1  인용 특허 : 9

초록

This invention relates to Integrated Circuit (IC) processing and fabrication. A device and a method are provided for etching an opening in an insulating layer while depositing a barrier layer on the side walls of the opening without essentially depositing a barrier layer on the bottom of the opening

대표청구항

1. A method for forming at least one opening in an insulating layer on a substrate while depositing a barrier layer on side walls of the opening without essentially depositing the barrier layer on a bottom of the opening, the method comprising the steps of:subjecting the substrate to a plasma, the p

이 특허에 인용된 특허 (9)

  1. Annapragada, Rao; Sadjadi, Reza, Combined resist strip and barrier etch process for dual damascene structures.
  2. Harper James M. E. ; Geffken Robert M., Copper stud structure with refractory metal liner.
  3. Nguyen Tue ; Hsu Sheng Teng, Low resistance contact between integrated circuit metal levels and method for same.
  4. Janet M. Flanner ; Ian Morey SG, Method for etching dual damascene structures in organosilicate glass.
  5. Zhao Bin, Method for fabrication and structure for high aspect ratio vias.
  6. Arleo Paul (Menlo Park CA) Henri Jon (San Jose CA) Hills Graham (Los Gatos CA) Wong Jerry (Fremont CA) Wu Robert (Pleasanton CA), Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting spu.
  7. Zhao Bin (Austin TX) Vasudev Prahalad K. (Austin TX) Dubin Valery M. (Cupertino CA) Shacham-Diamand Yosef (Ithaca NY) Ting Chiu H. (Saratoga CA), Selective electroless copper deposited interconnect plugs for ULSI applications.
  8. Loboda Mark Jon ; Michael Keith Winton, Silicon carbide metal diffusion barrier layer.
  9. Chiang Tony ; Ding Peijun ; Chin Barry ; Hashim Imran ; Sun Bingxi, Sputter deposition and annealing of copper alloy metallization.

이 특허를 인용한 특허 (1)

  1. Posseme, Nicolas; Barnola, Sebastien; Joubert, Olivier; Nemani, Srinivas; Vallier, Laurent, Method of etching a porous dielectric material.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로