최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0139052 (2002-05-03) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 19 인용 특허 : 33 |
Multiple level interconnect structures and methods for fabricating the interconnect structures are disclosed. The interconnect structures may contain an interconnect line, an electrolessly deposited metal layer formed over the interconnect line, a via formed over the metal layer, and a second interc
What is claimed is: 1. A method comprising recessing an interconnect line relative to a dielectric layer in which the interconnect line is disposed by selectively removing material of the interconnect line relative to material of the dielectric layer; electrolessly depositing a conductive material
※ AI-Helper는 부적절한 답변을 할 수 있습니다.