$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Electronic device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/40
출원번호 US-0880733 (2001-06-12)
우선권정보 JP-2000-180719(2000-06-12); JP-2000-396905(2000-12-25)
발명자 / 주소
  • Soga,Tasao
  • Shimokawa,Hanae
  • Nakatsuka,Tetsuya
  • Miura,Kazuma
  • Negishi,Mikio
  • Nakajima,Hirokazu
  • Endoh,Tsuneo
출원인 / 주소
  • Hitachi, Ltd.
대리인 / 주소
    Townsend and Townsend and Crew LLP
인용정보 피인용 횟수 : 6  인용 특허 : 22

초록

Each of junctions formed between a semiconductor device and a substrate comprises metal balls of Cu etc. and compounds of Sn and the metal balls, and the metal balls are bonded together by the compounds.

대표청구항

What is claimed is: 1. An electronic device comprising a semiconductor device provided with pads and a substrate provided with pads on which said semiconductor device is mounted, said pads of said semiconductor device being bonded to said pads of said substrate through junctions comprising CuSn com

이 특허에 인용된 특허 (22)

  1. Labunsky Michael ; Nagengast Andrew ; Pant Anil, Apparatus and method for film thickness measurement integrated into a wafer load/unload unit.
  2. Greene George W. (Burlington MA) Albrecht Peter D. (Spartanburg SC) Strittmatter Kenneth D. (Mauldin SC) Hidalgo Rafael (Greenville SC), Automated wafer lapping system.
  3. Lucey ; Jr. George K. (Burtonsville MD) Wasynczuk James A. (Bellflower CA) Clough Roger B. (Rockville MD) Hwang Jennie S. (Moreland Hills OH), Composite solders.
  4. Hempel Gene ; Bowman Mike L., Dual purpose handoff station for workpiece polishing machine.
  5. Paruchuri Mohan R. ; Shangguan Dongkai, Electrical solder and method of manufacturing.
  6. Iwasaki Ken,JPX, Electronic device and semiconductor package.
  7. Paul A. Koning, Filled solder.
  8. Herrman James A. ; Meyer Ronald A. ; Stitt Douglas R. ; Woodard Robert L., Grinding device and method.
  9. Kassir Salman M ; Walsh Thomas A, Grinding process and apparatus for planarizing sawed wafers.
  10. Farooq Shaji ; Interrante Mario J. ; Ray Sudipta K. ; Sablinski William E., Interconnection structure and process module assembly and rework.
  11. Kitajima Kenkichi,JPX ; Kubota Kazuo,JPX, Lapping method using upper and lower lapping turntables.
  12. Shohji, Ikuo, Lead-free solder powder material, lead-free solder paste and a method for preparing same.
  13. Malikowski Willi (Aschaffenburg DEX) Szulczyk Andreas (Linsengericht DEX) Boehm Wolfgang (Alzenau-Albstadt DEX) Weise Wolfgang (Frankfurt am Main DEX) Muerrle Ulrich (Hanau DEX), Method for coating surfaces with hard substances.
  14. Borenstein Jeffrey T. (Maynard MA) Gonsiorawski Ronald C. (Danvers MA), Method for forming solar cell contacts and interconnecting solar cells.
  15. Hosoya Futoshi,JPX, Method for manufacturing electronic apparatus sealed by concave molded resin enveloper.
  16. Hotchkiss Gregory B., Method for transferring particles from an adhesive sheet to a substrate.
  17. Waddle Thomas ; Kasprzyk Karl, Methods and apparatus for polishing using an improved plate stabilizer.
  18. Fukuoka Yoshitaka,JPX, Multi-chip module and production method thereof.
  19. Mullen ; III William B. (Boca Raton FL) Banerji Kingshuk (Plantation FL) Bradley ; III Edwin L. (Sunrise FL) Kazem-Goudarzi Vahid (Sunrise FL), Multiple alloy solder preform.
  20. Swirbel Thomas J. (Davie FL) Barnardoni Lonnie L. (Boca Raton FL) Williams Melanie (Deerfield Beach FL) Davis James L. (Coral Springs FL), Shielded EPROM package.
  21. Honda Katsuo,JPX, Surface machining method and apparatus.
  22. Iino Yuji,JPX ; Sasamori Riichi,JPX ; Hayashi Katsura,JPX ; Hori Masaaki,JPX ; Shikada Hidenori,JPX ; Harazono Masaaki,JPX, Wiring board.

이 특허를 인용한 특허 (6)

  1. Nakano, Kosuke; Takaoka, Hidekiyo, Connection structure.
  2. Do, Byung Tai; Kuan, Heap Hoe; Huang, Rui, Integrated circuit package system for shielding electromagnetic interference.
  3. Nakano, Kosuke; Takaoka, Hidekiyo, Joining method, method for producing electronic device and electronic part.
  4. Tanaka,Yasuo, Junction structure for a terminal pad and solder, and semiconductor device having the same.
  5. Ives, Fred H., Low cost hermetic ceramic microcircuit package.
  6. Shimokawa, Kazuo; Ushijima, Akira, Semiconductor device and manufacturing method thereof.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로