$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Test-element-provided substrate, method of manufacturing the same, substrate for electro-optical device, electro-optical device, and electronic apparatus 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G02F-001/00
  • G02F-001/1333
  • G02F-001/13
  • G02F-001/03
  • G02F-001/01
  • H01L-023/48
  • H01L-021/66
출원번호 US-0751971 (2004-01-07)
우선권정보 JP-2003-076241(2003-03-19); JP-2003-352678(2003-10-10)
발명자 / 주소
  • Kurashina,Hisaki
출원인 / 주소
  • Seiko Epson Corporation
대리인 / 주소
    Oliff &
인용정보 피인용 횟수 : 10  인용 특허 : 8

초록

A plurality of film formation layers on which respective film formation patterns are formed; interlayer films formed among the plurality of film formation layers; test element patterns formed in test element formation regions with the same material as that of each film formation pattern of at least

대표청구항

What is claimed is: 1. A substrate for an electro-optical device, comprising: a plurality of sub-interlayer-film wiring patterns formed in film formation layers which are disposed above a test-element-provided substrate; interlayer film formed on the plurality of sub-interlayer-film wiring pattern

이 특허에 인용된 특허 (8)

  1. Murade, Masao, Electro-optical device.
  2. Yukiya Hirabayashi JP, Electro-optical device substrate, electro-optical device, electronic device, and projection display device.
  3. Nakahara Makoto,JPX ; Isohata Kyouhei,JPX ; Ikesugi Daisuke,JPX ; Yoshimura Kazuya,JPX ; Kiguchi Tokio,JPX ; Ano Manabu,JPX ; Yamanaka Masayuki,JPX, Liquid crystal display device having dummy electrodes with interleave ratio same on all sides.
  4. Kim, Jeom Jae, Liquid crystal display having a dummy source pad and method for manufacturing the same.
  5. Fujikawa, Takashi; Kataoka, Yoshiharu; Matsumoto, Hitoshi, Method for manufacturing a display device, and display device substrate.
  6. Barker Richard J.,GBX, Power transistor device having hot-location and cool-location temperature sensors.
  7. Katsumi Mori JP; Kei Kawahara JP; Yoshikazu Kasuya JP, Semiconductor device having gate-gate, drain-drain, and drain-gate connecting layers and method of fabricating the same.
  8. Jeom Jae Kim KR, Structure of a liquid crystal display and the method of manufacturing the same.

이 특허를 인용한 특허 (10)

  1. I, Chu-Hsuan; Chen, Yi-Wei, Light shielding pattern pixel structure having a one side overlapping scan line.
  2. Ouali, Mohammed; Abt, Jason; Keyes, Edward; Zavadsky, Vyacheslav, Method and apparatus for removing dummy features from a data structure.
  3. Ouali, Mohammed; Abt, Jason; Keyes, Edward; Zavadsky, Vyacheslav, Method and apparatus for removing dummy features from a data structure.
  4. Ouali, Mohammed; Abt, Jason; Keyes, Edward; Zavadsky, Vyacheslav, Method and apparatus for removing dummy features from a data structure.
  5. Nagata, Toshio, Method of producing semiconductor device and SOQ (Silicon On Quartz) substrate used in the method.
  6. I, Chu-Hsuan; Chen, Yi-Wei, Pixel structure having a single side overlapping light shielding pattern.
  7. Kimura, Hajime; Yamazaki, Shunpei, Semiconductor device and display device.
  8. Kimura, Hajime; Yamazaki, Shunpei, Semiconductor device and display device.
  9. Mowry, Anthony; Scott, Casey; Papageorgiou, Vassilios; Wei, Andy; Lenski, Markus; Gehring, Andreas, Test structure for monitoring process characteristics for forming embedded semiconductor alloys in drain/source regions.
  10. Mowry, Anthony; Scott, Casey; Papageorgiou, Vassilios; Wei, Andy; Lenski, Markus; Gehring, Andreas, Test structure for monitoring process characteristics for forming embedded semiconductor alloys in drain/source regions.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로