최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0768179 (2004-02-02) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 3 인용 특허 : 6 |
A method and structure prevents crack propagation to the active die circuitry of a main die area during sawing around the outer periphery of the main die area. Stress relief elements, such as dummy vias, are provided in the scribe line area between the saw lane and the main die area. The dummy vias
What is claimed is: 1. A semiconductor device comprising: a main die area containing functional circuitry; a scribe line monitor area circumferentially surrounding the main die area; and stress relief elements in the scribe line monitor area, wherein the stress relief elements include dummy vias in
※ AI-Helper는 부적절한 답변을 할 수 있습니다.