[특허]Method and apparatus for computing 'N-bit at a time' CRC's of data frames of lengths not multiple of N

[미국특허] Method and apparatus for computing 'N-bit at a time' CRC's of data frames of lengths not multiple of N 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H03M-013/00
출원번호	US-0248010 (2002-12-10)
우선권정보	EP-01480145(2001-12-21)
발명자 / 주소	Glaise,Rene Verplanken,Fabrice
출원인 / 주소	International Business Machines Corporation
인용정보	피인용 횟수 : 8 인용 특허 : 11

초록 ▼

The present invention discloses CRC checking 'N-bit at a time' of data frames of lengths not necessarily in a multiple of the N-bit. While receiving the data frame, the data frame length is extracted from the protocol header and a misalignment is computed versus the 'N-bit at a time' value. Simultaneously, CRC is computed on each received N-bit of the data frame and an FCS register is updated. At each cycle, a checking is performed to know whether the data frame length has been extracted from the protocol header. While the data frame length is not yet known and more bits are left to process, the data frame is continued to be received and computed 'N-bit at a time'. When the data frame length is known and no more bits are to be processed, the current value of the FCS register is compared to a pre-stored vector corresponding to the misalignment. If a match occurs, checking of the data frame passes and the data frame is accepted. If a match does not occur, checking of the data frame fails and the data frame may be rejected. Therefore, the present invention is capable of computing CRC of a data frame 'N-bit at a time' while the data frame length is not yet known.

대표청구항 ▼

What is claimed is: 1. A method for allowing a Cyclic Redundancy Check (CRC) checking 'N-bit at a time' of a data frame having a length not necessarily a multiple of said N-bit wherein said N-bit is a predetermined number of bits and the length of the data frame is not initially known, said method comprising the steps of: (a) receiving N-bit of said data frame; (i) determining CRC on said received N-bit; (ii) updating a Field Check Sequence (FCS) register; (iii) determining if said length of said data frame is known, wherein when said length of said data frame is not yet known, repeating steps (a)(i)-(iii) 'N-bit at a time', and (b) simultaneously with step (a) receiving said data frame; (i) extracting a length from a protocol header of said data frame; (ii) determining a misalignment d between said length of said data frame and an N-bit boundary of said data frame, wherein said N-bit boundary is the least whole number of N-bits required to encompass said length of said data frame; and when said length of said data frame is known, comparing said extracted length of said data frame to a number of N-bits which have been processed for said data frame and determining whether more bits are to be processed, further wherein, when more bits are left to process, repeating steps (a)(i)-(iii) 'N-bit at a time', and when no more bits are left to process, comparing a current value of said FCS register to a pre-stored vector corresponding to said misalignment d, wherein when a match occurs checking of said data frame passes and said data frame is accepted, and when a match does not occur checking of said data frame fails and said data frame is rejected. 2. The method according to claim 1 wherein said N-bit comprises an integer number of 8-bit bytes (N-byte). 3. The method according to claim 1 wherein said step of comparing a current value of said FCS register to a pre-stored vector corresponding to said misalignment d is replaced by the step of: backward multiplying in algebra modulo 2, modulo G(X), said FCS register value by a pre-stored vector corresponding to said misalignment d; wherein said FCS register value is restored as it computation had stopped on a frame boundary. 4. The method according to claim 3 wherein said method is used to compute said FCS on a transmitting side.

이 특허에 인용된 특허 (11) 인용/피인용 타임라인 분석

Suzuki, Masayoshi; Inoue, Takao; Mori, Kenjiro, CRC code calculation circuit and CRC code calculation method.
상세보기
Derby, Jeffrey Haskell, Computing the CRC bits at a time for data whose length in bits is not a multiple of M.
상세보기
Galand Claude (Cagnes-Sur-Mer FRX) Saint-Georges Eric (La Gaude FRX) Spagnol Victor (Cagnes-Sur-Mer FRX), Method and an apparatus to modify CRC in intermediate high speed network nodes.
상세보기
Weaver Jeffrey C., Method and apparatus for generating an error detection code for a modified data packet derived from an original data pa.
상세보기
Hilla Stephen C. ; Edwards James M. ; Masterson Timothy F. ; Jennings William E., Method and apparatus for generating error detection data for encapsulated frames.
상세보기
Derby, Jeffrey Haskell, Method and apparatus for high-speed CRC computation based on state-variable transformation.
상세보기
Cassiday, Daniel R.; Rettberg, Randall D.; Satterfield, David L.; Moser, Thomas J., Method for detecting errors on parallel links.
상세보기
Christensen Kenneth Jussi ; Polge Steven Eric ; Roginsky Allen Leonid, Method of partitioning CRC calculation for a low-cost ATM adapter.
상세보기
Irvin David R. (Raleigh NC) Sy Kian-Bon (Cary NC), Preservation of CRC integrity upon intentional data alteration during message transmission.
상세보기
Huang Shay-Jan, System and method for computing and encoding error detection sequences.
상세보기
Avaneas Napolean G. (Kings Park NY), Very high speed error detection network.
상세보기

이 특허를 인용한 특허 (8) 인용/피인용 타임라인 분석

Richard, Elizabeth Anne, Adding known data to CRC processing without increased processing time.
상세보기
Tzannes, Marcos C., CRC counter normalization.
상세보기
Tzannes, Marcos C., CRC counter normalization.
상세보기
Barash, Dror, Determining data transmission error and/or checking or confirming such error determinations.
상세보기
Kounavis, Michael, Instructions for performing modulo-2 multiplication and bit reflection.
상세보기
Barash,Dror, Methods, architectures, circuits, software and systems for CRC determination.
상세보기
Barash,Dror, Methods, circuits, architectures, software and systems for determining a data transmission error and/or checking or confirming such error determinations.
상세보기
Kounavis, Michael, Technique for performing cyclic redundancy code error detection.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[미국특허] Method and apparatus for computing 'N-bit at a time' CRC's of data frames of lengths not multiple of N 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허에 인용된 특허 (11) 인용/피인용 타임라인 분석

이 특허를 인용한 특허 (8) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[미국특허] Method and apparatus for computing 'N-bit at a time' CRC's of data frames of lengths not multiple of N 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허에 인용된 특허 (11) 인용/피인용 타임라인 분석

이 특허를 인용한 특허 (8) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허 더보기

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

활용도 Top5 특허