$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor memory device capable of preventing oxidation of plug and method for fabricating the same 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/8242
  • H01L-021/70
출원번호 US-0828206 (2004-04-21)
우선권정보 KR-2001-38688(2001-06-30)
발명자 / 주소
  • Kweon,Soon Yong
출원인 / 주소
  • Hynix Semiconductor Inc.
대리인 / 주소
    Lowe Hauptman & Berner, LLP
인용정보 피인용 횟수 : 15  인용 특허 : 16

초록

초록이 없습니다.

대표청구항

대표청구항이 없습니다.

이 특허에 인용된 특허 (16)

  1. Husam N. Al-Shareef ; Scott Jeffrey DeBoer ; F. Daniel Gealy ; Randhir P. S. Thakur, Capacitor with conductively doped Si-Ge alloy electrode.
    상세보기
  2. Schuele Paul J., Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier.
    상세보기
  3. Schuele Paul J., Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier.
    상세보기
  4. Yang Chi-Cheng,TWX ; Kuo Kuo-Yun,TWX ; Lin Jenn-Tarng,TWX, Diffusion barrier enhancement for sub-micron aluminum-silicon contacts.
    상세보기
  5. Hong, Suk-Kyoung, FeRAM (ferroelectric random access memory) and method for forming the same.
    상세보기
  6. Yamazaki Shinobu,JPX ; Ishihara Kazuya,JPX, Method for fabricating semiconductor memory having good electrical characteristics and high reliability.
    상세보기
  7. Jeong-Tae Kim KR; Yong-Sik Yu KR, Method for forming a lower electrode for use in a semiconductor device.
    상세보기
  8. Melnick Bradley M. ; Oi Hideo,JPX ; White ; Jr. Bruce E. ; Jones Robert Edwin, Method for forming a semiconductor device using an etch stop layer.
    상세보기
  9. Chenting Lin ; Ronald J. Schutz ; Andreas Knorr ; Keith Wong ; Hua Shen ; Jenny Lian, Method for forming an integrated barrier/plug for a stacked capacitor.
    상세보기
  10. Park Chang-soo,KRX ; Lee Sang-in,KRX ; Paik Hong-ku,KRX, Methods for fabricating integrated circuit capacitors including barrier layers having grain boundary filling material.
    상세보기
  11. Lee Byoung-tack,KRX, Methods of forming capacitor electrodes having reduced susceptibility to oxidation.
    상세보기
  12. Lee, Seung-Hwan; Lee, Sang-Hyeop; Kim, Young-Sun; Shim, Se-Jin; Jin, You-Chan; Moon, Ju-Tae; Choi, Jin-Seok; Kim, Young-Min; Kim, Kyung-Hoon; Nam, Kab-Jin; Park, Young-Wook; Won, Seok-Jun; Kim, Young, Methods of forming integrated circuit capacitors having doped HSG electrodes.
    상세보기
  13. Hartner Walter,DEX ; Schindler Gunther,DEX ; Mazure-Espejo Carlos,DEX, Semiconductor configuration with a protected barrier for a stacked cell.
    상세보기
  14. William A. Groll, Stick resistant coating for cookware.
    상세보기
  15. Agarwal, Vishnu K., Structures and methods for improved capacitor cells in integrated circuits.
    상세보기
  16. Chan Lap, Ti/titanium nitride and ti/tungsten nitride thin film resistors for thermal ink jet technology.
    상세보기

이 특허를 인용한 특허 (15)

  1. Abbott, Todd R., DRAM including a vertical surround gate transistor.
    상세보기
  2. Abbott, Todd R., DRAM including a vertical surround gate transistor.
    상세보기
  3. Chang, Kai-Jiun; Chen, Yi-Wei; Cheng, Tsun-Min; Tsai, Chih-Chieh; Liu, Wei-Hsin; Lee, Jui-Min; Chang, Chia-Lung, Dynamic random access memory device.
    상세보기
  4. Forbes, Leonard, Memory array and memory device.
    상세보기
  5. Forbes, Leonard, Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines.
    상세보기
  6. Forbes, Leonard, Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines.
    상세보기
  7. Forbes, Leonard, Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines.
    상세보기
  8. Nejad, Hasan; Figura, Thomas A.; Haller, Gordon A.; Iyer, Ravi; Meldrim, John Mark; Harnish, Justin, Method of forming a transistor gate of a recessed access device, method of forming a recessed transistor gate and a non-recessed transistor gate, and method of fabricating an integrated circuit.
    상세보기
  9. Forbes, Leonard, Method of making a memory array with surrounding gate access transistors and capacitors with global staggered local bit lines.
    상세보기
  10. Figura, Thomas Arthur; Haller, Gordon A., Peripheral gate stacks and recessed array gates.
    상세보기
  11. Nejad, Hasan; Figura, Thomas A.; Haller, Gordon A.; Iyer, Ravi; Meldrim, John Mark; Harnish, Justin, Silicided recessed silicon.
    상세보기
  12. Nejad, Hasan; Figura, Thomas A.; Haller, Gordon A.; Iyer, Ravi; Meldrim, John Mark; Harnish, Justin, Silicided recessed silicon.
    상세보기
  13. Forbes, Leonard, Surround gate access transistors with grown ultra-thin bodies.
    상세보기
  14. Forbes, Leonard, Surround gate access transistors with grown ultra-thin bodies.
    상세보기
  15. Forbes, Leonard, Surround gate access transistors with grown ultra-thin bodies.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로