$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Reducing damage to ulk dielectric during cross-linked polymer removal 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H10L-021/4763
출원번호 US-0164290 (2005-11-17)
등록번호 US-7253100 (2007-08-07)
발명자 / 주소
  • DellaGuardia,Ronald A.
  • Edelstein,Daniel C.
  • Hichri,Habib
  • McGahay,Vincent J.
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Hoffman, Warnick & D'Alessandro LLC
인용정보 피인용 횟수 : 4  인용 특허 : 15

초록

Methods are disclosed for reducing damage to an ultra-low dielectric constant (ULK) dielectric during removal of a planarizing layer such as a crosslinked polymer. The methods at least partially fill an opening with an at most lightly crosslinked polymer, followed by the planarizing layer. When the

대표청구항

What is claimed is: 1. A method of forming an integrated circuit, the method comprising the steps of: forming an opening in a dielectric; at least partially filling the opening with an at most lightly crosslinked polymer; forming a crosslinked polymer over the at most lightly crosslinked polymer; p

이 특허에 인용된 특허 (15)

  1. Ngo, Minh van; Martin, Jeremy I.; Ruelke, Hartmut, Copper damascene with low-k capping layer and improved electromigration reliability.
  2. Ngo Minh Van ; Pramanick Shekhar ; Nogami Takeshi, Copper interconnect with improved electromigration resistance.
  3. Grill Alfred ; Hummel John Patrick ; Jahnes Christopher Vincent ; Patel Vishnubhai Vitthalbhai ; Saenger Katherine Lynn, Dual damascene processing for semiconductor chip interconnects.
  4. van Ngo, Minh, Method for forming nitride capped Cu lines with reduced hillock formation.
  5. Hussein Makarem A. ; Sivakumar Sam, Method for patterning dual damascene interconnects using a sacrificial light absorbing material.
  6. Makarem A. Hussein ; Sam Sivakumar, Method for patterning dual damascene interconnects using a sacrificial light absorbing material.
  7. Ngo, Minh Van; Hau-Riege, Christine; Avanzino, Steve; Huertas, Robert A., Method of forming SiC capped copper interconnects with reduced hillock formation and improved electromigration resistance.
  8. Avanzino, Steven C.; Ngo, Minh Van; Marathe, Amit P.; Ruelke, Hartmut, Method of forming capped copper interconnects with reduced hillock formation and improved electromigration resistance.
  9. Paul Raymond Besser ; Minh Van Ngo ; Larry Zhao, Method of forming nitride capped Cu lines with reduced electromigration along the Cu/nitride interface.
  10. Minh Van Ngo ; Lu You ; Robert A. Huertas ; Ercan Adem, Method of improving adhesion of capping layers to cooper interconnects.
  11. Besser Paul R. ; Erb Darrell M., Process for passivating top interface of damascene-type Cu interconnect lines.
  12. Chao-Kun Hu ; Robert Rosenberg ; Judith Marie Rubino ; Carlos Juan Sambucetti ; Anthony Kendall Stamper, Reduced electromigration and stressed induced migration of Cu wires by surface coating.
  13. Joshi Rajiv V. (Yorktown Heights NY) Cuomo Jerome J. (Lincolndale NY) Dalal Hormazdyar M. (Milton NY) Hsu Louis L. (Fishkill NY), Refractory metal capped low resistivity metal conductor lines and vias.
  14. Joshi Rajiv V. ; Cuomo Jerome J. ; Dalal Hormazdyar M. ; Hsu Louis L., Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD.
  15. Dubin Valery M. (Cupertino CA) Schacham-Diamand Yosi (Ithaca NY) Zhao Bin (Irvine CA) Vasudev Prahalad K. (Austin TX) Ting Chiu H. (Saratoga CA), Use of cobalt tungsten phosphide as a barrier material for copper metallization.

이 특허를 인용한 특허 (4)

  1. Srivastava, Ravi Prakash, Integrated circuit system with ultra-low k dielectric and method of manufacture thereof.
  2. Vrtis, Raymond Nicholas; Wu, Dingjun; O'Neill, Mark Leonard; Bitner, Mark Daniel; Vincent, Jean Louise; Karwacki, Jr., Eugene Joseph; Lukas, Aaron Scott, Materials and methods of forming controlled void.
  3. Vrtis, Raymond Nicholas; Wu, Dingjun; O'Neill, Mark Leonard; Bitner, Mark Daniel; Vincent, Jean Louise; Karwacki, Jr., Eugene Joseph; Lukas, Aaron Scott, Materials and methods of forming controlled void.
  4. Tu, Yuan-Tien; Li, Tsai-Chun; Lin, Huan-Just; Chen, Shih-Chang, Method of forming contacts for a semiconductor device.

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로