$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Selective passivation of exposed silicon 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/31
  • H01L-021/02
출원번호 US-0087212 (2005-03-23)
등록번호 US-7312164 (2007-12-25)
발명자 / 주소
  • Lindgren,Joseph T.
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    TraskBritt
인용정보 피인용 횟수 : 2  인용 특허 : 21

초록

A method for applying a passivation layer selectively on an exposed silicon surface includes use of a liquid phase solution supersaturated in silicon dioxide. The application is conducted at substantially atmospheric temperature and pressure and achieves an effective passivation layer in an abbrevia

대표청구항

What is claimed is: 1. A method for forming a passivation layer on a semiconductor device component, comprising: exposing at least a portion of at least one surface of the semiconductor device component, including at least one exposed feature comprising a semiconductor material or an oxide of the s

이 특허에 인용된 특허 (21)

  1. Cade Paul E. (Colchester VT) El-Kareh Badih (Milton VT) Kim Ick W. (St. Albans VT), Buried field shield for an integrated circuit.
  2. Galli Carol (Odenton MD) Hsu Louis L. (Fishkill NY) Ogura Seiki (Hopewell Junction NY) Shepard Joseph F. (Hopewell Junction NY), Isolation structure using liquid phase oxide deposition.
  3. Lee Ming-Kwei,TWX ; Lei Bo-Hsiung,TWX, Mass production of silicon dioxide film by liquid phase deposition method.
  4. Mikoshiba Satoshi,JPX ; Nakano Yoshihiko,JPX ; Hayase Shuji,JPX, Material of forming silicon oxide film, silicon oxide film, method of forming silicon oxide film and semiconductor element.
  5. Shell Yau-Kae (Hsinchu TWX) Hong Gary (Hsinchu TWX), Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel.
  6. Kodera Masako (Matsudo JPX) Watase Masami (Tokyo JPX) Mishima Shiro (Yokohama JPX) Okumura Katsuya (Yokohama JPX), Method for forming a silicon oxide film on a silicon waffer.
  7. Homma Tetsuya,JPX ; Sekine Makoto,JPX, Method for forming multilevel interconnections in a semiconductor device.
  8. Lu Wei-Shin (Taipei TWX) Hwu Jenn-Gwo (Taipei TWX), Method for manufacturing fluorinated gate oxide layer.
  9. Smith John W. ; Fjelstad Joseph, Method of encapsulating a microelectronic assembly utilizing a barrier.
  10. Toshio Nagata JP, Method of making a semiconductor device.
  11. Bohr, Mark T., Method of making an interposer.
  12. Iwai Masaaki (Yokohama JPX), Method of making isolation structure in semiconductor integrated circuit device.
  13. Suguro Kyoichi (Yokohama JPX) Okano Haruo (Tokyo JPX), Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are se.
  14. Yeh Ching-Fa,TWX ; Lee Yueh-Chuan,TWX ; Su Yuh-Ching,TWX ; Wu Kwo-Hau,TWX, Method of sidewall capping for degradation-free damascene trenches of low dielectric constant dielectric by selective liquid-phase deposition.
  15. Michael James George ; Miller Jeffrey Scott ; Pittman Gary Dale ; Previti-Kelly Rosemary Ann, Post-processing a completed semiconductor device.
  16. Kenneth A. Peterson ; William R. Conley, Protection of microelectronic devices during packaging.
  17. Gleason Karen K. ; Kwan Michael C., Pyrolytic chemical vapor deposition of silicone films.
  18. Lindgren, Joseph T., Selective passivation of exposed silicon.
  19. Lindgren, Joseph T., Selective passivation of exposed silicon.
  20. Yeh Ching-Fa,TWX ; Lee Yueh-Chuan,TWX ; Wu Kwo-Hau,TWX ; Su Yuh-Ching,TWX, Semiconductor device having structure of copper interconnect/barrier dielectric liner/low-k dielectric trench and its fabrication method.
  21. Ohshima Yoichi (Yokohama JPX), Semiconductor integrated circuit device having an improved bonding pad structure.

이 특허를 인용한 특허 (2)

  1. Yao, Liang-Gi; Chen, Chia-Cheng; Wann, Clement Hsingjen, Methods of forming gate dielectric material.
  2. Yao, Liang-Gi; Chen, Chia-Cheng; Wann, Clement Hsingjen, Methods of forming gate dielectric material.

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로