$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Leakage current prevention circuit 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H11C-005/14
출원번호 US-0560855 (2006-11-17)
등록번호 US-7443228 (2008-10-28)
우선권정보 CN-2006 1 0062821(2006-09-27)
발명자 / 주소
  • Huang,Yong Zhao
출원인 / 주소
  • Hong Fu Jin Precision Industry (Shen Zhen) Co., Ltd.
  • Hon Hai Precision Industry Co., Ltd.
대리인 / 주소
    Chung,Wei Te
인용정보 피인용 횟수 : 1  인용 특허 : 7

초록

A leakage current prevention circuit for preventing a power source from being affected by leakage current includes a first transistor, and a second transistor. A gate of the first transistor receives a control signal and a source of the first transistor is grounded. A gate of the second transistor i

대표청구항

What is claimed is: 1. A leakage current prevention circuit for preventing a power source from being affected by a leakage current which is generated at the instant of disconnecting an external device from the power source, the leakage current prevention circuit comprising: a first transistor havin

이 특허에 인용된 특허 (7)

  1. Karl Rapp, Comparator circuit.
  2. Bedwell, Ryan D.; Chun, Christopher K. Y.; Qureshi, Qadeer A.; Vaglica, John J., Integrated circuit power management for reducing leakage current in circuit arrays and method therefor.
  3. Singhal, Vipul, Reducing leakage current in circuits implemented using CMOS transistors.
  4. Ooishi Tsukasa,JPX, Semiconductor device for reducing effects of noise on an internal circuit.
  5. Hiroshi Hatae JP, Semiconductor integrated circuit.
  6. Noda Hiromasa,JPX ; Aoki Masakazu,JPX ; Idei Youji,JPX ; Kajigaya Kazuhiko,JPX ; Nagashima Osamu,JPX ; Itoh Kiyoo,JPX ; Horiguchi Masashi,JPX ; Sakata Takeshi,JPX, Semiconductor integrated circuit device and method of activating the same.
  7. Tsunezawa Masakazu,JPX, Semiconductor integrated circuit device which shortens the transition time between operating and standby states.

이 특허를 인용한 특허 (1)

  1. Joshi, Rajiv V.; Ziegler, Matthew M., Resonant virtual supply booster for synchronous digital circuits having a predictable evaluate time.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로