최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0780048 (2007-07-19) |
등록번호 | US-7451273 (2008-11-11) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 150 |
A cascaded interconnect system including a memory controller, one or more memory modules, an upstream memory bus and a downstream memory bus. The one or more memory modules include a first memory module with cache data. The memory modules and the memory controller are interconnected by a packetized
The invention claimed is: 1. A cascaded interconnect system comprising: a memory controller operable with indeterminate data response times; one or more memory devices; one or more memory modules, wherein at least one of the memory modules includes a cache containing data sourced from at least a su
※ AI-Helper는 부적절한 답변을 할 수 있습니다.