최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0783829 (2004-02-20) |
등록번호 | US-7467176 (2008-12-16) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 3 인용 특허 : 3 |
Saturation and rounding capabilities are implemented in multiply-accumulate (MAC) blocks to provide rounded and saturated outputs of multipliers and of add-subtract-accumulate circuits implemented using DSP. These features support any suitable format of value representation, including the x.15 form
What is claimed is: 1. A programmable logic resource comprising: at least one multiplier implemented using digital signal processing circuitry, the at least one multiplier comprising: multiplication circuitry that multiplies inputs to the multiplier, shifting circuitry coupled to the multiplication
※ AI-Helper는 부적절한 답변을 할 수 있습니다.