최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0478207 (2006-06-29) |
등록번호 | US-7526689 (2009-07-01) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 1 인용 특허 : 97 |
All the address lines in a data processing system can be tested by using one or more small memory device that do not occupy the full addressing capability of the address lines. In one embodiment, some of the address inputs of the memory device is connected to different address lines at different tim
The invention claimed is: 1. A system for testing a set of address lines, said set of address lines having at least a first group and a second group, said system comprising: at least one memory device having a set of address inputs that are connected to said first group and said second group at dif
※ AI-Helper는 부적절한 답변을 할 수 있습니다.