$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of reducing the surface roughness of a semiconductor wafer 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/302
출원번호 UP-0189849 (2005-07-27)
등록번호 US-7749910 (2010-07-26)
우선권정보 FR-01 08859(2001-07-04)
발명자 / 주소
  • Neyret, Eric
  • Ecarnot, Ludovic
  • Maleville, Christophe
출원인 / 주소
  • S.O.I.Tec Silicon on Insulator Technologies
대리인 / 주소
    Winston & Strawn LLP
인용정보 피인용 횟수 : 2  인용 특허 : 24

초록

The invention provides a method for reducing the roughness of a free surface of a semiconductor wafer that includes removing material from the free surface of the wafer to provide a treated wafer, and performing a first rapid thermal annealing on the treated wafer in a pure argon atmosphere to subst

대표청구항

What is claimed is: 1. A method for reducing the roughness of a free surface of a semiconductor-on-insulator wafer by rapid thermal annealing, comprising: chemically cleaning the free surface of the semiconductor-on-insulator wafer to reduce the amount of pollutants thereon; and performing a first

이 특허에 인용된 특허 (24)

  1. Pan, Zhengda; Xuan, Jialuo Jack; Shih, Chung Y., Crystal zone texture of glass-ceramic substrates for magnetic recording disks.
  2. Christophe Maleville FR; Thierry Barge FR; Bernard Aspar FR; Hubert Moriceau FR; Andre-Jacques Auberton-Herve FR, Heat treatment method for semiconductor substrates.
  3. Yoshida, Akihisa; Kitagawa, Masatoshi; Uchida, Masao; Kitabatake, Makoto; Mitsuyu, Tsuneo, Method and apparatus for activating semiconductor impurities.
  4. Kobayashi, Norihiro; Akiyama, Shoji; Matsumoto, Yuuichi; Tamatsuka, Masaro, Method for heat treatment of silicon wafers and silicon wafer.
  5. Zhong Lei,JPX ; Shimoi Norihiro,JPX ; Kirino Yoshio,JPX, Method for making a slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure.
  6. Maleville, Christophe; Neyret, Eric, Method for preparing a semiconductor wafer surface.
  7. Aga, Hiroji; Tate, Naoto; Kuwabara, Susumu; Mitani, Kiyoshi, Method for producing SOI wafer and SOI wafer.
  8. Neyret, Eric; Ecarnot, Ludovic, Method for reducing free surface roughness of a semiconductor wafer.
  9. Kobayashi, Norihiro; Akiyama, Shoji; Matsumoto, Yuuichi; Tamatsuka, Masaro, Method for thermally annealing silicon wafer and silicon wafer.
  10. Hiroji Aga JP; Naoto Tate JP; Kiyoshi Mitani JP, Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method.
  11. Thakur Randhir P. S. ; Martin Annette, Method of forming high-integrity ultrathin oxides.
  12. Nakai Tetsuya,JPX ; Shinyashiki Hiroshi,JPX ; Yamaguchi Yasuo,JPX ; Nishimura Tadashi,JPX, Method of manufacturing a SOI substrate having a monocrystalline silicon layer on insulating film.
  13. Akiyama, Shoji; Tamatsuka, Masaro, Method of producing a bonded wafer and the bonded wafer.
  14. Shoji Akiyama JP; Masaro Tamatsuka JP, Method of producing a bonded wafer and the bonded wafer.
  15. Ojha Sureshchandra Mishrilal,GBX ; Stagg Jonathan Paul,GBX, Planar waveguides.
  16. Luciano Mule'Stagno ; Robert J. Falster GB, Process for detecting agglomerated intrinsic point defects by metal decoration.
  17. Bruel Michel (Veurey FRX), Process for the production of thin semiconductor material films.
  18. Linn Jack H. ; Rouse George V. ; Rafie Sana ; Nolan-Lobmeyer Roberta R. ; Hackenberg Diana Lynn ; Slasor Steven T. ; Valade Timothy A., SC-2 based pre-thermal treatment wafer cleaning process.
  19. Ito, Masataka, SOI annealing method.
  20. Ito, Masataka, SOI annealing method and SOI manufacturing method.
  21. Jiri L. Vasat ; Andrei Stefanescu ; Thomas M. Hanley, Semiconductor wafer manufacturing process.
  22. Falster Robert (Milan ITX) Ferrero Giancarlo (Novara ITX) Fisher Graham (Novara ITX) Olmo Massimiliano (Novara ITX) Pagani Marco (Novara ITX), Silicon wafers having controlled precipitation distribution.
  23. Murphy Kenneth S., Thermal barrier coating system with intermediate phase bondcoat.
  24. Kang Sien G. ; Malik Igor J., Treatment method of cleaved film for the manufacture of substrates.

이 특허를 인용한 특허 (2)

  1. Kim, Weon-hong; Yoo, Dong-su; Lee, Min-joo; Song, Moon-kyun; Choi, Soo-jung, Integrated circuit devices.
  2. Kim, Weon-hong; Yoo, Dong-su; Lee, Min-Joo; Song, Moon-Kyun; Choi, Soo-jung, Integrated circuit devices and methods of manufacturing the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로