최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0313362 (2005-12-20) |
등록번호 | US-7847394 (2011-01-31) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 8 인용 특허 : 47 |
According to one aspect of the invention, a method of constructing an electronic assembly is provided. A layer of metal is formed on a backside of a semiconductor wafer having integrated formed thereon. Then, a porous layer is formed on the metal layer. A barrier layer of the porous layer at the bot
What is claimed: 1. An electronic assembly, comprising: a microelectronic die having a die substrate and an integrated circuit on the die substrate; a porous layer on the die substrate, the porous layer having a plurality of pores; a thermally conductive substrate; an indium layer between the porou
※ AI-Helper는 부적절한 답변을 할 수 있습니다.