최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0347469 (2008-12-31) |
등록번호 | US7863958 (2010-12-20) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 3 인용 특허 : 7 |
A clock signal duty cycle adjustment circuit includes a duty cycle correction circuit that receives a clock input signal that may need duty cycle correction. The duty cycle correction circuit may derive first and second differential clock signals from the clock input signal. The first and second dif
What is claimed is: 1. A method of adjusting the duty cycle of a signal, the method comprising:generating, by a clock signal source circuit, a clock input signal that includes true and complement clock signals;receiving, by a duty cycle correction circuit, the clock input signal;deriving from the cl
※ AI-Helper는 부적절한 답변을 할 수 있습니다.